Logo GenDocs.ru

Поиск по сайту:  


Загрузка...

Ответы - Аппаратные свойста вычислительной техники (АСВТ) - файл 1.docx


Ответы - Аппаратные свойста вычислительной техники (АСВТ)
скачать (684.5 kb.)

Доступные файлы (1):

1.docx685kb.24.11.2011 13:14скачать

содержание
Загрузка...

1.docx

Реклама MarketGid:
Загрузка...
1. Величины и способы формирования напряжений логических

2. Вычитание чисел в обратном и дополнительном кодах.

3. Вычитатель, работающий в дополнительном коде.

4. Вычитатель, работающий в обратном коде.

5. Иерархия шин современных персональных компьютеров. Структура

6. Конфигурируемая логическая матрица И-ИЛИ.

7. Методы выбора микропроцессоров. (теор)

8. Многовходовой элемент логического умножения: схема монтаж

9. Обмен по магистрали с мультиплексированной шиной

10. Обмен по магистрали с разделенными шинами адрес/данные.

11. Параллельный вычитатель. (сх)

12. Параллельный сумматор. (сх)

13. Полувычитатель и вычитатель. (сх)

14. Полусумматоры и сумматоры. (сх)

15. Понятие макроячейки программируемых логических

16. Последовательный вычитатель. (сх)

17. Последовательный сумматор. (сх)

18. Построение комбинационных схем по булевой функции, задан

19. Правила перевода чисел из одной системы счисления в

20. Представление информации в ЭВМ. Представление чисел в обр

21. Представление команд в ЭВМ. CISC, RISC, нульоперандные пр

22. Принципы фон Неймана. (теор)

23. Программируемые логические интегральные схемы: основные п

24. Системы счисления. Их виды. Способы записи чисел.

25. Состав и назначение элементов процессора. Функции АЛУ.

26. Способ построения двунаправленного буферного элемента.

27. Способ построения трехстабильного буферного элемента.

28. Способы табличного и модульного умножения.

29. Способы умножения чисел.

30. Табличные и модульные умножители.

31. Умножитель, использующий многократное сложение.

32. Умножитель, использующий операции сложения и сдвига.

33. Универсальный сумматор-вычитатель, работающий в дополн.

34. Условные графические обозначения микросхем.

35. Физические принципы построения вычислительных машин.

36. Элементы алгебры логики. Законы булевой алгебры.

37. Элементы микропроцессорных систем: постоянная и оперативн

38. Элементы микропроцессорных систем: регистры, дешифраторы,

39. Элементы микропроцессорных систем: счетчики, мультиплексоры.

40. Элементы микропроцессорных систем: триггеры и регистры.

41. Этапы развития вычислительной техники, поколения и перспект

42. Физические принципы построения вычислительных машин.

1. Величины и способы формирования напряжений логических уровней. Высокоимпедансное состояние выхода.

Для того, чтобы задать логические переменные, используются различные виды потенциального кодирования, которые зависят от технологии производства микросхем. В качестве примера рассмотрим транзисторно-транзисторную логику (ТТЛ):

-1..0.45 В зона “0”, 0.45..2.4 В – зона помех, 2.4 – 5.5 В – зона “1”

Сигналы кодируются с помощью потенциала (напряжения). В зависимости от технологий производства интегральных микросхем, а также устройств вычислительной техники уровни сигналов могут быть различными.

«0» - от 1В до 0,45B

«1» - от 2,4В до 5,5В

Для того, чтобы подать уровень сигнала, необходимо соединить его (проводник на котором присутствует этот сигнал) с точкой электропитания имеющего нулевой потенциал.

Для того, чтобы подключить уровень логической единицы мы должны соединить проводник с напряжением питания через ограничивающий ток резистор.

В том случае, если вход не будет подключен ни к чему он начинает функционировать в режиме антенны, а логический элемент на своем входе имеет сигнал нолика.

Открытые или не подключенные ни к чему входы элемента являются недопустимыми.

третье состояние (Z- состояние, высокоомное состояние, высокоимпендансное) Данное состояние характеризуется тем, что выход микросхемы полностью отключен от внутренней электроники микросхемы.

В том случае, если выходы имеют 3 состояние они обозначаются:
SW1 замкнут SW2 разомкнут- на выходе 1

SW1 разомкнут SW2 замкнут- на выходе 0

SW1 разомкнут SW2 разомкнут- 3 состояние

SW1 замкнут SW2 замкнут- запрещенное состояние (замыкание)

Как правило вход является инверсным, то есть если на него попадает 0, то микросхема функционирует, если 1- то микросхема отключена.
^ 2. Вычитание чисел в обратном и дополнительном кодах.

Обратный код:

1) оба операнда представляются в обратном коде

2) к числам добавляется знаковый разряд

3) производится сложение 2-х многоразрядных чисел

4) если возник перенос из знакового разряда, добавляется 1 к младшему разряду результата

5) анализ знакового разряда, если 0 то + если 1 то инвертируем

^ Дополнительный код:

в дополнительном коде положительное число совпадает с прямым, отрицательное необходимо перевести в обратный код и прибавить 1 - число будет в доп. коде

1) представляем операнды в дополнительном коде

2) добавляем знаковый разряд

3) выполняем сложение чисел

4) в случае возникновения переноса из знакового разряда он просто игнорируется

5) анализируем. отрицательное число инвертируется и прибавляется 1



^ 3. Вычитатель, работающий в дополнительном коде.

Выполним вычитание 3-х разрядных двоичных чисел A-B. Вычитатель основан на 3-х сумматорах и 3 инверторах. Числа поразрядно подаются на каждый из сумматоров, причем число B отрицательное, поэтому инвертируется (в доп. код). На вход 1 сумматора Cin0 подается 1. На выходе получаем результат S1,S2,S3. Перенос осуществляется из младшего разряда (Cout j) в старший (Cin j+1) . Из старшего разряда перенос не осуществляется, согласно правилам вычитания в дополнительном коде

^ 4. Вычитатель, работающий в обратном коде.

Выполним вычитание 3-х разрядных двоичных чисел A-B. Вычитатель основан на 3-х сумматорах и 3 инверторах. Числа поразрядно подаются на каждый из сумматоров, причем число B отрицательное, поэтому инвертируется. На выходе получаем результат S1,S2,S3. Перенос осуществляется из младшего разряда (Cout j) в старший (Cin j+1). Из старшего разряда переносится в младший разряд (Сin 0) , согласно правилам вычитания в обратном коде Т.о. осуществляется перенос из знакового разряда, добавляется 1 к младшему разряду результата



^ 5. Иерархия шин современных персональных компьютеров. Структура ПЭВМ.

Данная структура основана на иерархии шин, то есть все устройства, подключаемые к микропроцессору, разделены на группы по производительности. При этом каждой группе соответствует своя магистраль с соответствующей пропускной способностью.

КЭШ- это оперативное запоминающее устройство, которое может быть реализовано внутри процессора (КЭШ L1), либо вне процессора (КЭШ L2).
Самая быстродействующая- шина КЭШа. К шине процессора подключается Северный мост, ОЗУ и контроллер AGP. К шине ISA подключается устройство информационного обмена SUPER I/O.

BIOS- базовая система ввода/вывода. Одним из главных определяющих производительность процессора является производительность северного моста и системы памяти.


^ 6. Конфигурируемая логическая матрица И-ИЛИ.

ПЛМ – решетка проводников, соединения между столбцами и строками которой задаются с помощбю логических переменных. Типовая ПЛМ И-ИЛИ. Состоит из 2-х матриц (м-цы И и м-цы ИЛИ)

^ А=X1X2|X3 B=X1|X2 C=|X1|X2|X3 D=A+B+|C E=A+B+C
x1
x2
x3



7. Методы выбора микропроцессоров

Выбор микропроцессора по критерию производительности.

^ Метод смеси команд.

Критерий производительности предполагает то, что до определения его значения необходимо знать реализуемый алгоритм и частотный состав операций в нем используемых. Это является недостатком метода, так как чаще всего на этапе выбора элементной базы алгоритм программного обеспечения известен лишь рамочно. Преимуществом метода является то, что в нем минимум субъективности и его простота.

Например,
αi- частотность (вес алгоритмического действия)

n- количество факторов

Выбирается тот процессор, у которого значение P больше.
^ Выбор микропроцессора по критерию критического уровня.

Данный метод основан на использовании эталона- некоторого виртуального наиболее желаемого варианта устройства. Эталон определяется исходя из требований предметной области.

В качестве критерия выбора используется эвклидово расстояние альтернативы от эталона. Стало быть выбирается тот процессор, который является максимально близким к эталону, то есть значение критерия которого минимально.

Формула вычисления значения критерия:
i- номер фактора выбора

j- номер альтернативы

n- количество факторов выбора

Pi,j – относительное значение фактора, которое вычисляется как отношение непосредственно значение фактора к значению фактора эталонного процессора

ωi– вес i-го фактора, который должен быть нормализован, то есть

Преимущества: четкая нормализация

Недостаток: необходимость наличия эталонного процессора.

С помощью рассмотренных и ряда других критериев выбора осуществляется выбор как элементной базы (аппаратуры), готовых электронных устройств, программного обеспечения, а так же структур и схем.
^ 8. Многовходовой элемент логического умножения: схема монтажного «И»


9. Обмен по магистрали с мультиплексированной шиной адрес/данные.

Шаг 1. Процессор переводит ШАД в режим выдачи информации

Шаг 2. Процессор выдает на ШАД адрес внешнего устройства

Шаг 3. Процессор выдает сигнал готовности адреса

Шаг 4. Внешнее устройство, получив сигнал готовности адреса, записывает в следующ. регистр значение адреса

Шаг 5. Процессор снимает сигнал готовности адреса

Шаг 6. Процессор убирает адрес ШАД

Шаг 7. Процессор переводит ШАД либо в режим чтения, либо в режим записи в зависимости от того, какую процедуру проц. выполняет

Шаг 8. Процессор выдает сигнал чтения или записи



^ 10. Обмен по магистрали с разделенными шинами адрес/данные

Алгоритм работы магистралей (чтение).

  1. Процессор выставляет на ША адрес.

  2. Процессор выдает сигнал готовности адреса ALE.

  3. Процессор переводит линии данных в режим ввода.

  4. Процессор выдает сигнал чтение; выдает сигнал- значит, что линия становится активной, переводит линию в активное состояние.

  5. Процессор ожидает активного уровня сигнала на линии готовности.

  6. После получения сигнала готовности процессор считывает данные с шины данных.

  7. Процессор переводит в неактивное состояние сигнал готовности адреса, сигнал чтения и в 3 состояние шины адреса и данных

Алгоритм работы магистралей (запись).

  1. Процессор выдает адрес

  2. Выдает сигнал готовности адреса

  3. Переводит шину данных в режим выдачи информации

  4. Выдает на шину данных записываемое число

  5. Процессор выдает сигнал записи

  6. Процессор ожидает сигнала готовности

  7. Процессор приводит в неактивное состояние готовность адреса, сигнал записи и в 3 состояние шину адреса и данных.


^ 12. Параллельный сумматор.

Предназначен для сложения двух n-разрядных чисел. Схема данного сумматора состоит из линейки сумматоров, причем младший из них- полусумматор, а старшие- полные сумматоры. Результат работы этой схемы- n-разрядное число плюс бит переноса или переполнение из старшего разряда слагаемых.

Работу данного сумматора можно продемонстрировать на схеме трехразрядного параллельного сумматора:
а0 , b0 –младшие разряды числа
^ 13. Полувычитатель и вычитатель

Структура полувычитателя:
Полный вычитатель:




14. Полусумматоры и сумматоры

Полусумматор предназначен для сложения двух одноразрядных чисел. Результатами сложения являются двоичный разряд результата и разряд переноса, следующий значащий бит. Полусумматор работает в соответствии со следующей таблицей истинности:
На функциональных схемах данную схему будем обозначать:
^ Полный сумматор.

Этот блок выполняет функцию сложения двух одноразрядных чисел с учетом входящего переноса из младшего значащего разряда. В качестве выходов можно указать те же выходы, что и в полусумматоре.

Полный сумматор строится на основании следующей таблицы истинности:
Полный сумматор на функциональных схемах обозначается:
^ 15. Понятие макроячейки программируемых логических интегральный схем.

В современных микросхемах ПЛИС, как правило, идет организация внутренней структуры на основе матрицы И, функционального элемента ИЛИ, следующего управляемого инвертора и триггера. Данная совокупность блоков называется макроячейкой.



^ 17. Последовательный сумматор

Предназначен для осуществления операций сложения чисел в последовательном коде
1) В сдвиговые регистры операндов заносятся значения операндов.

2) Сумматор выполняет сложение двух младших разрядов и выдает значение суммы на вход сдвигового регистра, а значение переноса на вход D-триггера

3) Подается импульс сдвига. Выходной сдвиговый регистр запоминает бит суммы, D-триггер запоминает бит переноса, входные сдвиговые регистры сдвигаются на 1 разряд вправо

4) Повторяем шаги 2-3 для всех разрядов числа


^ 18. Построение комбинационных схем по булевой функции, заданной таблицей истинности.

  1. Записать логическую функцию У

  2. Представить логическую функцию в виде электронной схемы.

Алгоритм по 1 шагу:

1а) выбираются из таблицы истинности строки, значения функции в которых равно единице, остальные строки игнорируются.

1b) для каждой из оставшихся строк формируются с помощью функции логического умножения, так называемые термы, причем если значение операнда в выбранной строке из таблицы истинности равно 0 – операнд в терме используется с инверсией, а если равно 1 тогда без инверсии (в прямом виде)

термы:
1c) полученные термы объединяются с помощью логического сложения.

1d) полученную логическую функцию упрощают с помощью законов алгебры-логики

^ 19. Правила перевода чисел из одной системы счисления в другую

1. Табличный метод используется для преобразования чисел, заданных в системах счисления, основания которых кратно двум

С316 =1100 00112 =011 000 0112 (байт)=3038

Из 16 в 8 или из 8 в 16 только этим способом!!!

2. Метод, использующий вес разряда –основан на представлении числа в виде степенного ряда.

1100112=1*25 + 1*24 + 1*21 + 1*20 =5110

Арифметические операции для получения суммы степенного ряда выполняются в той системе счисления, в которую производится преобразование.

3. Метод деления. перевод чисел из одной системы счисления в другую с произвольными основаниями

1910=100112 Деление продолжается до тех пор, пока не получится число меньше основания. Записываем преобразованное число, начиная с конца.

4. Преобразование дробных чисел. Умножаем на основание системы счисления, если получается целая часть числа, мы ее используем, оставшуюся дробную часть без целой продолжаем умножать. Когда получится либо требуемое количество разрядов, либо когда дробная часть станет нулевой, останавливаемся.

0,62510=0,1012

Смешанные числа преобразуются: целая часть своим способом, дробная- своим.




^ 20. Представление информации в ЭВМ. Представление чисел в обратном и дополнительном коде. Числа с плавающей и фиксированной запятой.

Поле – это последовательность битов, имеющих определенный смысл. Байт – поле, состоящее из 8 двоичных разрядов. Слово – поле, которым оперирует процессор. Последовательность полей, байтов или слов, имеющих одинаковый смысл, называют массивом. Последовательность массивов называют сегментом.

^ Обратный код получается из прямого кода инвертированием всех значащих разрядов числа, учитывая незначащие нули числа. Разряд знака числа в инвертировании не участвует.

Инвертированию подлежат лишь отрицательные числа. В дополнительном коде для отрицательных чисел производится инверсия всех значащих разрядов и к числу к его младшему разряду добавляется единица. Положительные числа совпадают с прямым кодом.

1)Фиксированная точка означает, что положение точки определено жестко.

Как правило для того, чтобы задать знак числа используются один или два старших разряда числа. Если знаковый разряд равен 0, то число положительное, если -1, то число отрицательное.

Знаковый разряд не используется для записи числа. Преимущество данного формата записи чисел:

удобство использования. Недостаток: ограниченный диапазон представления чисел

2)Представление чисел с плавающей точкой основывается на нормальном и естественном способе записи чисел.

А=m*qp ,где m- мантисса числа, q- основание системы счисления, p- порядок числа

1230=0,123*104=12,3*102=0,0123*105

Для чисел с плавающей запятой существует два способа записи:

1. Нормализованный (при котором мантисса меньше 1 и первый значащий разряд справа от положения десятичной точки не равен 0). 0,0123*105- нормализованное, 12,3*102- ненормализованный.

Процесс перевода ненормализованных чисел в нормализованные- нормализация.
m- мантисса Sn- знак порядка

p- порядок Sm- знак мантиссы

Преимущества данного формата в том, что гораздо шире диапазон представления чисел.

Недостаток: необходимость выполнения операций с двумя полями, необходимость процедуры нормализации.
^ 21. Представление команд в ЭВМ. CISC, RISC, нульоперандные процессоры.

1) безадресные, состоящие всего лишь из одного поля КОП. В качестве операнда данных команд используется фиксированные внутренние регистры компьютера.

2) одноадресные, состоят из двух полей

Cop- это число, однозначно указывающее процессору какую операцию он должен выполнить. Данные числа уникальны для процессоров и их семейств.

Второе поле- адрес либо значение операнда. (например операция инверсии)
3) двухадресные-

Например команда А=В+А

4) трехадресные А=В+С

Возможны и 4,5..адресные команды, но редки.

В зависимости от полноты системы команд различают два типа архитектур процессоров:

CISC и RISC, также выделяют FRISC.

CISC- компьютер со сложный набором команд

RISC- компьютер с сокращенным набором команд

FRISC- RISC построенные на основе форт

трехадресная команда выполняется за количество шагов:

1) выставление адреса КОП 2) чтение КОП 3) дешифрация КОП 4) получение адреса1 5) получение значения операнда по адресу1 6) получение адреса2 7) получение значения операнда по адресу2

8) получение адреса3 9) выполнение процедуры согласно КОП 10) запись результата по адресу в память

Чем меньше адресность команды, тем выше быстродействие и меньше функциональность.

Для CISC машин (машин со сложной системой команд) характерны многоадресные команды, также характерно то, что команды выполняются за несколько тактов.

Для RISC процессоров характерно то, что команды выполняются за один такт. Снижение функциональности компенсируется тем, что RON выполняются в виде регистрового файла, объем информации которого больше, чем RON CISCa.

0-операндные машины – основой является стек. Основной набор – безадресные команды. Два верхних элемента стека максимально приближены к АЛУ. 0-операндный процессор часто относят к RISC-машинам, но как отдельный класс. Архитектура обладает максимальной производительностью. Недостатки: необходимость наличия дополнительных команд для управления стеком и загрузки данных в стек из внешней памяти данных.


^ 22. Принципы фон Неймана.

1) Программное управление работы с ЭВМ.

2) Использование двоичной системы счисления.

3) Принцип условного перехода

4) Принцип хранимой программы. Программа и данные хранятся в единой памяти. Существует возможность обратиться к программе как к данным и к данным как к программе.

5) Принцип иерархичности запоминающих устройств. Иерархичность по принципу производительности.

Регистры -> кэш-память -> ОЗУ -> ПЗУ -> ВЗУ
^ 23. Программируемые логические интегральные схемы: основные понятия.

Преемущества ПЛИС: 1)Высокое быстродействие 2) Возможность реализации параллельных алгоритмов. 3) Наличие программных средств, позволяющих осуществить полное моделирование разработанного проекта. 4) Возможность программирования непосредственно в системе. 5) Наличие библиотек мегафункций и блоков интеллектуальной собственности (IP-блоки), которые описывают сложные алгоритмы в виде аппаратных модулей, используемых в проектах ПЛИС.

Основой ПЛИС является одна или неск-ко прогр. логических матриц.

Выделяют 2 типа современных ПЛИС:

1) CPLD – информация о конфигурации микросхемы располагается во внутреннем ПЗУ микросхемы. Как правило, микросхемы не очень высокой сложности.

2) FPGA – программируемый массив логических элементов. Информация о конфигурации микросхемы сохраняется во внешнем ПЗУ (конфигурационном ПЗУ), из которого загружается во внутреннее ОЗУ микросхемы каждый раз, когда происходит системный сброс.

Преимущества CPLD: Не требует внешних микросхем памяти Недостаток: ограниченная функциональность

Преимущества FPGA: гибкость применения, возможность доконфигурации микросхем в реальном масштабе времени. Недостатки: Необходимость внешних элементов памяти.

Структура CPLD:
Структуа FPGA:


^ 24. Системы счисления. Их виды. Способы записи чисел.

Системы счисления- это способ представления чисел посредством специальных знаков. Знаки бывают специальные числовые и обычные алфавитные. Различают два вида систем счисления: позиционные и непозиционные. В позиционных значение числа определяется как используемыми символами, так и их позицией. В непозиционных значение числа определяется символами и их взаимным расположением (римская система)

Любое число может быть представлено в виде степенного ряда

А=ann-1...a1*a0

где A=an*qn + аn-1*qn-1 + … + a1*q1 + a0

q-основание системы счисления, это целое положительное число не менее 2

n- разряд числа

1)Двоичная система. (0,1)

Цифровые ЭВМ, начиная с их создания по настоящее время, работают с двоичной системой счисления.

0+0=0 1+1=10 1+0=1 0+1=1

2)Троичная. На основании этой системы счисления была предпринята попытка построения принципиально иных ЭВМ, которые кодировали информацию не двумя уровнями сигнала, а тремя. Однако данные ЭВМ не получили распространения, а существовали только в виде экспериментальных образцов в силу сложности схематического построения.

3)Восьмеричная. (1..7) Ранее использовалась для введения чисел и программ в ЭВМ

4)Шестнадцатеричная. В качестве недостающих цифровых символов используют буквы латинского алфавита. (A, B, C, D, E, F)

5)Двоично-десятичная. Каждый символ десятичного числа кодируется с помощью двоичной системы и представляется в виде

a)тетрады (упакованный bcd код)

b)в виде байта (неупакованный код)

a) 12310= 0001 0010 00112-10

b) 12310 = 00000001 00000010 000000112-10

тетрада - поле из 4 двоичных разрядов

двоично-десятичный код применяется для вводов информации, однако может быть использован и для арифметических действий.

Иные системы счисления (8,16,10,50) используются для более наглядного представления чисел для пользователя.




^ 25. Состав и назначение элементов процессора. Функции АЛУ.
АЛУ- арифметически-логическое устройство, необходимо для выполнения арифметических и логических операций.

УУ- устройство управления.

ОЗУ- оперативное запоминающее устройство.

В составе процессора также присутствуют следующие функциональные модули:

1) регистры общего назначения, которые содержат пользовательскую информацию.

2) аккумулятор- наиболее приближенный к АЛУ регистр, который хранит в себе один из операндов.

3) счетчик команд- регистр, который хранит адрес следующей за исполняемой команды.

4) регистр команды- содержит код операции- число, определяющее существо исполняемой команды КОП.

5) регистр состояний хранит флаги, которые показывают результаты выполненных операций.

6) регистр адреса содержит адрес команды или операнда, располагаемого во внешнем ОЗУ.
^ 26. Способ построения двунаправленного буферного элемента.

Предназначен для организации шин, осуществляющих как чтение, так и запись, то есть таким образом могут подключаться как источники, так и приемники информации.

У приемопередатчика существуют следующие входы:

-двунаправленная линия данных

-вход разрешения работы приемопередатчика

-вход направление передачи

-выход- двунаправленная информационная линия


УГО
1) OE=0 (неактивно) Линии А и В находятся в 3 состоянии

2) OE=1 (активно), T=0 В- вход, А- выход; передача от В к А

3) OE=1, Т=1 направление от А к В
означает, что направление выхода может быть изменено



^ 27. Способ построения трехстабильного буферного элемента.
28. Способы табличного и модульного умножения.

1) Табличный метод

Основан на записи в память специальной таблицы умножения.

+ высокая скорость

- применим только для чисел небольшой разрядности

2) Модульное умножение

Метод основан на использовании представления числа в виде степенного ряда.

A=B=A*B=

Операция суммирования и умножения по степени числа 2 осуществляется специальным параллельным сумматором, который также может быть реализован в виде комбинационной схемы.

+ высокая скорость

- существенная сложность
^ 29. Способы умножения чисел.

Способы умножения.

  1. Метод многократного сложения

M=A*B=

+ простота схемной реализации - медленная скорость

2) Табличный метод

Основан на записи в память специальной таблицы умножения.

+ высокая скорость - применим только для чисел небольшой разрядности

3) Метод сложения и сдвигов (умножение столбиком)

Широко используется в микропроцессорной технике. Обладает оптимальным соотношение скорости и аппаратных затрат.

4) Модульное умножение

Метод основан на использовании представления числа в виде степенного ряда.

A=B=A*B=

Операция суммирования и умножения по степени числа 2 осуществляется специальным параллельным сумматором, который также может быть реализован в виде комбинационной схемы.

+ высокая скорость - существенная сложность



^ 30. Табличные и модульные умножители.

В качестве ядра табличного умножителя используется постоянное запоминающее устройство (ПЗУ). В него записывается таблица Пифагора, причем номер строки и столбца подается параллельно на адресные входы ПЗУ.

При умножении двух чисел n и m разрядности результат произведения имеет разрядность n+m
16 вариантов входных данных

Преимущества: 1) умножение производится максимально быстро 2) простота схемотехнической реализации

Недостаток:

1) неприемлем для умножения многоразрядных чисел, например для умножения двух 16рахрядных чисел V такой ПЗУ будет 16Гб.
A=B=A*B=

При аппаратной реализации данной функции произведение двух разрядов ai и bk может быть осуществлено с помощью логического умножения.

Результаты умножения подаются на специальный сумматор, входы которого определяются весом и плюс k.

Разряды имеющие один и тот же вес i+k подаются на один многоразрядный вход сумматора.

Преимущества:

1) умножение выполняется за один такт (состоит из 2 комбинационных схем)

2) высокая скорость работы которая следует из того,что умножение выполняется за один такт

Недостаток:

1) аппаратные средства незначительно выше, чем у предыдущих схем.



^ 31. Умножитель, использующий многократное сложение.

Данный метод основан на следующей формуле:

С=A*B=

32. Умножитель, использующий операции сложения и сдвига.


PM- регистр множимого

PMn- регистр множителя

A- аккумулятор (временный регистр)


Аккумулятор сохраняет как временную сумму, так и перенос от текущего шага сложения. Суммарная разрядность аккумулятора и регистра множителя равна разрядности результата плюс бит переноса.

Аккумулятор- дополнительный регистр, который выполняет хранение промежуточной суммы.

Результат находится в аккумуляторе и регистре множителя.

Преимущества:

1) сравнительная простота схемотехнической реализации в зависимости от разрядности чисел

Недостаток:

1) умножение происходит за количество тактов, определенное разрядностью множителя.

Алгоритм работы:

1) регистр аккумулятора обнуляется, множимое и множители заносятся в соответственный регистр.

2) анализируем младший разряд множителя. Если он равен 1, то выполняем сложение.

3) регистры аккумулятора и множителя сдвигаются на 1 разряд вправо.

4) если не произведено количество сдвигов, равное разрядности операндов, перенос на шаг 2, иначе конец алгоритма.



^ 33. Универсальный сумматор-вычитатель, работающий в дополнительном коде.


34. Условные графические обозначения микросхем.

Поля, предназначенные для обозначения функций входов и выходов, которые называются полки элемента и имеют ширину 1m (5мм).

В том случае, если функция однозначно определяется элементом полки могут быть исключены из УГО.

Все сигналы, входящие в левую полку УГО являются входами, все сигналы, выходящие с правой стороны полки являются выходами.

Вход или выход распологается от края УГО на величину 1m или кратную m.

Расстояние между двумя входами или выходами равно m или кратно m.

В функциональном поле элемента располагается буквенный код элемента, который следует из стандартов.

Уго нельзя поворачивать!

Инверсия обозначается окружностью на входе.

Рядом с выходом УГО на схемах указывается номер вывода микросхемы.



^ 35. Физические принципы построения вычислительных машин. Классификация ЭВМ.

1). По физическому принципу действия:

-механические или физические (счёты, арифмометр Феликс, абака, часы, электросчетчик)

-пневматические ЭВМ (энергия передается какому либо газу и с помощью него выполняется действие, например во взрывобезопасные устройствах или резервных контурах)

-гидравлические (взрывобезопасные контроллеры, бортовые вычислители)

-оптические

-биохимические (моделирование искусственного нейрона)

-электрические

2) По назначению:

-универсальные ЭВМ. Предназначены для решения широкого круга задач, обладают максимальными аппаратными возможностями и характеризуются сложным и многофункциональным программным обеспечением.

-проблемно-ориентированные. Характеризуются ограничением машинных ресурсов для решения определенного круга задач (например кассовый аппарат магазина).

-специализированные. Предназначены для решения узкого круга задач (одной или нескольких задач). Характеризуются минимальным аппаратным обеспечением, а программное обеспечение ЭВМ характеризуется цикличностью исполнения управляющего алгоритма. Программа находится всегда в процессе выполнения определенной функции (например теплосчетчик).

3) По типу действия:

-аналоговые. Оперируют с информацией, представленной в непрерывной форме, то есть каждому мгновенному значению физической величины соответствует мгновенное значение параметров электрического тока: напряжения, сопротивление, проводимость, амплитуды, фазы или частоты переменного тока.

Преимущество аналогового принципа: высокая скорость работы. Недостаток: низкая точность, очень низкая практичность использования.

-цифровые вычислительные машины ЦВМ. Оперируют информацией, представленной в дискретной форме. Преимущество: простота конфигурации, достижима любая точность вычислений. Недостаток: скорость ниже, чем у аналоговых.

-гибридные вычислительные машины. Сочетают в себе принципы как аналоговых, так и цифровых ЭВМ

4) По ресурсам ЭВМ:

-микро ЭВМ. Строятся на основании простых микропроцессоров и микроконтроллеров. Служат для решения простых задач.

-мини ЭВМ. Используются для решения более сложных задач и характеризуются наличием развитой системы периферийных устройств.
-средний ЭВМ

-большие ЭВМ. Реализуются с помощью многопроцессорных машин и сетей.
^ 36. Элементы алгебры логики. Законы булевой алгебры.

Булева алгебра оперирует с логическими переменными. Логическая переменная может принимать два значения (0 и 1, Л и И).

Логическая функция – функция от логических переменных, может принимать значения 0 и 1. Любую логическую функцию можно представить в виде таблицы истинности.

Совокупность элементарных логических функций с помощью которых можно записать любую иную логическую функцию называется функционально полной системой логических функций. Примером таких систем являются: И-Не, Или-Не

^ Типовые логические функции одной переменной.

1)вырожденная функция (повторение)

2)инверсия (отрицание)

Типовые логические функции двух переменных

  1. Логическое сложение

  2. Логическое умножение

  3. Сложение по модулю два

  4. Эквивалентность

  5. Стрелка Пирса

  6. Штрих Шеффера

Законы булевой алгебры:

1) Коммутативный a+b=b+a ab=ba 2) Ассоциативный a+(b+c)=(a+b)+c 3) Дистрибутивный a(b+c)=ab+ac a+bc=(a+b)(a+c) Теорема Де-Моргана |(ab) = |a + |b |(a+b)=|a|b 5)операции с константами 0*x=0 1*x=x 0+x=x 1+x=1

6)Операции с переменной и ее инверсией a*|a=0 a+|a=1 7) закон поглощенияa a+ab=a a(a+b)=a 8) закон идемпатентности a+a=a a*a=a

^ 37. Элементы микропроцессорных систем: постоянная и оперативная память.

Уго ПЗУ:

Пзу организована в виде таблицы (вектора). Номер ячейки которой, указывается с помощью двоичного числа- адрес. Количество входных разрядов ПЗУ никак не связано с количеством входных разрядов.

A0-An- входные данные, предназначены для подачи в адрес ячейки.

D0-Dm- выход информации.

Вход R предназначен для того, чтобы считать значение той ячейки, которая задана приходящим в настоящий момент адресом и выдать это число на выходы ПЗУ.

- выбор кристалла (chip select) Данный вход позволяет полностью отключить микросхему из работы, то есть микросхема перестает реагировать на входящие сигналы, а все выходящие сигналы переходят в третье состояние
Как правило вход является инверсным, то есть если на него попадает 0, то микросхема функционирует, если 1- то микросхема отключена.

^ Элемент ОЗУ.

RAM- память с произвольным доступом (и запись, и чтение)

A- адрес, D- данные

Данные двунаправленные

N=2x+1 N- количество элементов, V=N*(Y+1) в битах

^ 38. Элементы микропроцессорных систем: регистры, дешифраторы, шифраторы.

Сдвиговый регистр.

Предназначен для осуществления сдвигов многоразрядных двоичных чисел. Как правило имеет следующие входы:

-чтение многоразрядного числа

-запись многоразрядного числа (одноразрядный сигнал)

-сдвиг влево

-сдвиг вправо

Входы и выходы нумеруются в порядке роста веса разряда

то есть I0- младший разряд, I3- старший.
Выходы содержат многоразрядное число, записанное в нем.

Регистр можно рассматривать как совокупность нескольких D-триггеров.

Сдвиговые регистры часто применяются для построения последовательного кода числа.

Дешифраторы.

Предназначены для преобразования двоичного кода в унарный. Унарный код- код, в котором число задается с помощью активного уровня сигнала, находящегося только на одном выходе, на остальных выходах пассивный сигнал.
^ Микросхема шифратора.

Преобразует входной унарный код в выходной двоичный код. Данное устройство применяется в основном для организации клавиатур.



^ 39. Элементы микропроцессорных систем: счетчики, мультиплексоры.

Счетчики предназначены для подсчета числа некоторых событий или временных интервалов, либо упорядочения событий в хронологической последовательности. На вход счетчика подается сигнал с генератора тактовых импульсов, на выходе – N выходов (для счетчика на 2^N состояний)
Мультиплексор позволяет передавать информацию на одну выходную линию только с одной из нескольких входных, определяемую адресом линии.
Значение выхода определяет значение первого входа. На входы А0 и A1 подается число, определяющее номер входа, информация с которого будет передана на выход.

^ 40. Элементы микропроцессорных систем: триггеры и регистры.

Триггер – это элемент памяти, который хранит информацию одного логического разряда. В зависимости от наличия различных управляющих входов можно выделить несколько типов триггеров:

1) RS-триггер. Имеет 2 входа: R-reset (уст. лог. “0”) , S-set (установка лог “1”)
2) D-триггер. Имеет 2 входа: вход D – информационный вход, значение с которого будет записано в триггер, С – текстовый вход, который указывает момент записи информации
Для хранения многоразрядных чисел применяются элементы под названием регистры, которые представляют из себя совокупность D-триггеров, объединенных по входу C




^ 41. Этапы развития вычислительной техники, поколения и перспективы развития ЭВМ.

Состояние развития вычислительной техники определяется уровнем развития технологий и элементной базы.

1) Устройства натурального счета. Опирается на перечислимое множество физических объектов (абака, счеты)  в н.э. Древний Китай, Древняя Русь

Раймонд Луллий является отцом основателем систем искусственного интеллекта. В середине 15 века создал первый вариант концептуального вычислителя. Приводимые во вращение диски, после остановки составляли выражение из концептов.

Начало положено в 19 веке. Однер и Чебышев разработали математические основы и построенные по ним вычислительные устройства, которые позже легли в основу построения арифмометров.

1888 г. - Бэббидж создал первый вычислитель, структура которого была сходна с современными структурами ЭВМ. 1854 году Джорж Буль - алгебра высказываний.

В качестве элементной базы применяются электронные лампы, так в 1918 году физик СССР Бонч Бруевич создал схему с двумя устойчивыми состояниями (триггер). Он представлял собой два вакуумных колокола. На основании этой элементной базы было создано первое поколение электронных вычислительных машин, которое основывается на применении принципов Фон-Неймана.

Также инженеры НИЛ Мак-Каллок и Питтс создали основы построения искусственных нейронных сетей. 1945 год в Пенсильванском университете была создана первая ЭВМ ENIAC на основании электронных ламп. Данный класс ЭВМ занимал порядка здания

В 1960 году была создана первая ЭВМ на основании использования полупроводниковой техники в виде дискретного транзистора. Площадь этих ЭВМ равнялась этажу здания.

^ 2)Поколение 70гг. В качестве элементарной базы использовались полупроводниковые транзисторы (дискретные).

3)Поколение основано на использовании интегральных схем низкого уровня интеграции (количество транзисторов или вентелей в интегральной схеме). Площадь данного класса ЭВМ составляла порядка комнаты.

4)Поколение ЭВМ основано на использовании больших и сверхбольших интегральных схем.

Первая ЭВМ этого поколения была создана в 1975 году на базе процессоров INTEL. Следует отметить, что ни разрядность, ни тактовая частота работы процессоров не определяет их универсальную применимость, то есть до сих пор изготавливают и активно используют восьмиразрядные, 16, 32 и 64 процессоры. Так же создаются и четырехразрядные процессоры.

5)Перспективный класс ЭВМ. Можно отметить тенденции построения перспективных ЭВМ:

-применение систем искусственного интеллекта

-применение конфигурируемой логики при использовании которой пользователь может изменить архитектуру используемой ЭВМ.
^ 42. Физические принципы построения вычислительных машин.

По физическому принципу действия:

-механические или физические (счёты, арифмометр Феликс, абака, часы, электросчетчик)

-пневматические ЭВМ (энергия передается какому либо газу и с помощью него выполняется действие, например во взрывобезопасные устройствах или резервных контурах)

-гидравлические (взрывобезопасные контроллеры, бортовые вычислители)

-оптические

-биохимические (моделирование искусственного нейрона)

-электрические




Скачать файл (684.5 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации
Рейтинг@Mail.ru