Logo GenDocs.ru

Поиск по сайту:  


Загрузка...

Шпоры по архитектуре ЭВМ - файл ! Архитектура.doc


Шпоры по архитектуре ЭВМ
скачать (71.8 kb.)

Доступные файлы (1):

! Архитектура.doc206kb.09.06.2009 15:43скачать

содержание
Загрузка...

! Архитектура.doc

Реклама MarketGid:
Загрузка...

«Архітектура ЕОМ»




1.Відносна адресація, типи та особливості реалізації адреса, сегментування ……………………... 2
2. Апаратний і програмно-апаратній стек. Команди доступу до стеку ………………………….…. 4
3.Команди звернення до підпрограм та команди програмного переривання …………………….... 6
4.Система переривання програм, процедури переривання, оцінка затрат часу на перериванн ...…. 7
5.Загальна структура блоку переривання програм.Система переривання в структурі комп’ютера .9
6.Синхронний і асинхронний обмін в СВВІ комп’ютера, особливості структури контролерів .... 10
7.Система ВВІ з централізованим блоком переривання, особливості структури контролеру …… 12
8. Система ВВІ з централізованим блоком прямого доступу, особливості структури контролеру.13
9.Шляхи підвищення продуктивності комп'ютерів, варіанти структурних рішень ………………. 15
10.Використання кеш-пам’яті та особливості її організації ………………………………………….16

1. Відносна адресація, типи та особливості реалізації адреса, сегментування.

Относительная адресация или базирование.

Исполнительный адрес определяется суммой адресного кода команды Ак и не­которого числа aq, называемого базовым адресом:

ЛВ6К.

Для хранения базовых адресов в машине могут быть пре­дусмотрены регистры или специально выделенные для этой цели ячейки памяти (базовые регистры). В команде выделяется поле В для указания номера базового регистра.

Относительная адресация позволяет при меньшей длине ад­ресного кода команды обеспечить доступ к любой ячейке памяти. Для этого число разрядов в базовом адресе выбирают таким, чтобы можно было адресовать любую ячейку ОП, а адресный код Ак самой команды используют для представления лишь срав­нительно короткого «смещения» (обозначают буквой £>). Сме­щение D определяет положение операнда относительно начала массива, задаваемого базовым адресом А6. Рисунок 9.5 поясняет процесс формирования исполнительного адреса.



Рис. 9 5. Базирование (относительная адресация) •

а — образование адреса элемента одномерного массива, б — формирование исполнительного адреса суммированием, в — формирование исполнительного адреса совмещением

Большей частью исполнительный адрес при базировании образуется с помощью сумматора согласно выражению (рис. 9.5)



где В и D — коды (числа), стоящие в соответствующих полях команды; (В) — содержимое регистра с номером В. При В = = 0 относительная адресация блокируется.

Более подробно обращение к ОП при относительной адреса­ции можно представить в следующем виде:

если

иначе

Счит:

Суммирование при образовании Ли связано с потерей време­ни. Поэтому применяют также формирование исполнительного адреса методом совмещения {рис. 9.5, в) В этом случае базовый адрес содержит старшие, а смещение — младшие разряды ис­полнительного адреса, которые объединяются в РгАОП соглас­но операции конкатенациислова:

Однако при совмещении базовый адрес может задавать не любую ячейку, а только те ячейки, адреса которых содержат О в младших разрядах, соответствующих смещению.

Относительная адресация обеспечивает так называемую пе­ремещаемость программ, т. е. возможность передвижения про­грамм в памяти без изменений внутри самой программы.
2. Апаратний і програмно-апаратній стек. Команди доступу до стеку.

Стек та його використання в структурі ЕОМ

Існує два види реалізації стека: апаратна та апаратно-програмна.

Використання стека:

1. В командах управління обчислювальним процесом.

2. В якості буфера даних.

Принцип роботи СТЕКу


Стек робить за принципом дїї LIFO: перший прийшов - останній пішов. Існує також інша назва - магазин.При переробці стеку на FIFO зявляються певні проблеми, і тому це економічно невигідно.

Апаратно-програмований стек

Робиться на блоках ОЗП [ОЗУ(рус.) чи RAM(англ.)] і практично знімає проблему переповнення стеку, т.я. стеки повинні бути не дуже великими (за обємом).

Т.я. апаратна реалізація є занадто дорогою, тому стек реалізують на ОП .

Запис до стеку супроводжується мікрооперацією

ВС = ВС - 1 (ВС- Вказівник Стеку)

Зчитування зі стеку супроводжується мікрооперацією

ВС = ВС + 1
^

Команда запису до стека.


Ак  Стек

Коп. А операнда номер регістра процессора

У1

У2

У3

У4 .

У18 Раоп= ВС (Регістр адреси оперативної памяті = Вкакзівнику стека) [0.5 мкс]

У19 Рдоп= Ак (Регістр даних оперативної памяті = аккумулятору) [0.5мкс]

У7  (Раоп)оп=Рдоп [1.0 мкс]

у20 ВС = ВС +1 (Постінкриментна модифікація)

Загрузка основи стеку здійснюється окремою командою типу пересилки.

Підрахуємо час виконання команди(tчитання) Загалом [3.0 мкс].

У18 та У19 виконуються одночасно.
^

Команда читання із стеку


У21 ВС = ВС - 1 (повертання вказівника стеку з пустої комірки)

У18

У2  - мікрооперація читання

У Ак= Рдоп (СтекАк).

У21 - преддискрементна модифікація(індексація)

РОНСтек ; - запис та зчитування всіх регістрів загального застосування

СтекРОН ;
3. Команди звернення до підпрограм, та команди програмного переривання..

Важным случаем передачи управления являются безуслов­ные переходы к подпрограммам. Их особенность состоит в том, что помимо перехода они должны обеспечить по окончании подпрограммы возврат к исходной программе, к той точке ее, откуда был совершен переход. Обычно для переходов к под­программам используется специальная команда Безусловный переход с возвратом (БПВ). По этой команде (рис. 9.11J снача­ла адрес возврата Лвоз, т. е. содержимое СчК (увеличенное на «приращение адреса команды»(для ЭВМ с пословной адресацией и длиной команды, равной слову, LK=1) LK), запоминается по адресу Р, указанному в команде БПВ(Обычно один из общих регистров), затем и счетчик команд заносится содержимое поля А команды БПВ, т. е. адрес А начала под­программы. В конце подпрограммы размещается команда воз­врата, которая представляет собой команду ВПК, указывающую путем косвенной адресации адрес ячейки (или регистра), в кото­рой находится адрес ^воз-Формально всю эту процедуру после приема в РгК команды БПВ доожно представить в следующем виде (см. рис. 9.9 и 9.11):3<


(Выполнение подпрограммы)

(Считывание и передача в РгК заключающей подпрограмму команды ВПК, содержащей в поле А косвенный адрес Р)



Счит :- -извлечение адреса возврата

(возврат к основной про­грамме — команде в ячейке ^воз);


4. Система переривання програм, етапи процесу переривання, оцінка затрат часу на переривання.

Прерывание можно рассматривать как некоторое особое событие в системе, требующее моментальной реакции. Например, хорошо спроектированные системы повышенной надежности используют прерывание по аварии в питающей сети для выполнения процедур записи содержимого регистров и оперативной памяти на магнитный носитель с тем, чтобы после восстановления питания можно было продолжить работу с того же места.

С каждым номером прерывания связывается то или иное событие. Система умеет распознавать, какое прерывание, с каким номером оно произошло, и запускает соответствующую этому номеру процедуру. Программы могут сами вызывать прерывания с заданным номером. Для этого они используют команду INT. Это так называемые программные прерывания. Программные прерывания не являются асинхронными, так как вызываются из программы (а она-то знает, когда она вызывает прерывание!). Аппаратные прерывания вызываются физическими устройствами и приходят асинхронно. Эти прерывания информируют систему о событиях, связанных с работой устройств, например о том, что наконец-то завершилась печать символа на принтере и неплохо было бы выдать следующий символ, или о том, что требуемый сектор диска уже прочитан, его содержимое доступно программе Некоторые прерывания (первые пять в порядке номеров) зарезервированы для использования самим центральным процессором на случай каких-либо особых событий вроде попытки деления на ноль, переполнения и т.п.

Следует различать приоритет между запросами прерывания разных классов и приоритет между прерывающими программа­ми. Первый устанавливает лишь очередность восприятия запро­сов, поступивших одновременно, а второй, более важный — старшинство (степень срочности) в выполнении прерывающих программ разных классов, другими словами, определяет, имеет ли право данная прерывающая программа прервать выполняе­мую в данный момент программу.

Установлен следующий порядок приоритета между запросами прерывания: 1) прерывания от схем контроля; 2) прерыва­ния повторного пуска; 3) программные прерывания или пре­рывания при обращении к супервизору (запросы этих прерыва­ний не могут возникать одновременно); 4) внешние прерывания; 5) прерывания от ввода-вывода.

При обработке прерывания от схемы контроля прием других запросов прерывания не производится. Следовательно, этот класс прерываний имеет наивысший приоритет не только между запросами прерывания, но и между прерывающими программа­ми. Для других классов прерывания приоритет между прерыва­ющими программами имеет порядок, противоположный порядку приоритета между запросами.

Фактический порядок исполнения прерывающих программ определяется приоритетом не между запросами прерывания, а между прерывающими программами [22а].

Во многих малых ЭВМ, микропроцессорах и построенных на микропроцессорах микроЭВМ реализованы многоуровневые век­торные системы прерывания с порогом прерывания и с использованием стековой памяти в процедурах перехода к прерывающей программе и возврата к прерванной программе.

Момент переходу задається апаратним способом.

Програмно невизначений момент часу - це такий, який неможна визначити з програми.

Система переривання - це апаратно-програмний блок.

Перериваюча програма закінчується спеціальною командою - командою повернення.
^
Етапи обробки апаратного переривання

Поточна

програма

Запит

переривання

Запамят.

поточн. стан
Ідентифікація

стану перери-

вання

Установка в

новий стан
Поповнення

перериваючої

програми
1-збереження робочих комірок

2-реалізація прогами

3-поновлення режима

4-повернення в поточну программу

5. Загальна структура блоку переривання програм. Система переривання в структурі комп’ютера.

^

Структура блока переривання




Тригер заборони переривання встановлюється програмно. Блок пріоритету сигналів обирає самий пріоритетний сигнал. Блок шифратора-зменшує у двійковий код.


6. Синхронний і асинхронний обмін в СВВІ комп’ютера, особливості структури контролерів.
^

Синхронний способ обміну


Програміст приймає безпосередню участь у визначенні початку обмінукомандами “ввод” або “вивід”. Процесор при виконанніцих команд виконує обмін даними. Ніякої попередньої підготовки програміст на проводить, вважається, що контролер завжди готовий до обміну інформацією.
^

Апаратний способ обміну


Вважається, що контролер не завжди готовий до обміну інформацією, звідси перед обміном неохідно впевнитися у готовності контролера, тобто програміст перед обміном повинен записати команду запиту флага готовності контролера та пpийняти рішення до проведення обміну.

1. Контролер синхронного обміну



Структура інтерфейсної частини:



СА-селектор адреси

ДШК-дешифратор команд

РД-регістр даних

Обмін з процесором:

1. РК=(СчАК)оп

2. РК=(РК[№ порта])поле адрес сист. вводу-виводу Обін з ОП:

1. РК=(СчАК)оп

2. (РА)оп=(РК[№порта]) поле адрес сист. вводу-виводу

2. Контролер із запитом флага (асинхронний обмін)


7. Система ВВІ з централізованим блоком переривання, особливості структури контролеру
^

Програмно-апаратний способ обміну


Обмін по апаратному перериванню. Ініціатором початку обміну виступає контролер. При готовноті контролера до обміну виставляється сигнал запиту на переривання. Цьому сигналу запиту на переривання відповідає перериваюча програма обміну. У перериваючій програмі обміну є команда обміну. Обмін у перериваючій програмі відбувається за принципом синхронного обміну, тобто обмін без запиту флага. Програміст не може заздалегідь встановити початок процедури обміну.
^

Обмін по перериванню


Структура контролера:



ЗпРУ

ТЗП-тригер запиту переривання

ДК-дешифратор команд

Aлгоритм обміну із розподіленою структурою




Контролер по перериванню приблизно у 2 рази складніший за контролер асинхронного обміну.

8. Система ВВІ з централізованим блоком прямого доступу, особливості структури контролеру
^

Обмін по прямому доступу


Ініціатором обміну є контролер. Процедура обміну між РФ контролера та комірками памяті виконується без участі процесора. Така процедура обміну виконується з допомогою спеціального блоку-блоку прямого доступу.

Прямой доступ к памяти называется способ обмена данными, обеспечивающий автономно от процессора установление связи и передачу данных между ОП и ПУ (рис. 11.1,6 ив). х

Прямой доступ к памяти освобождает процессор или микропроцессор от управления операциями ввода-вывода, позволяет осуществлять параллельно во времени выполнение цроцессором программы с обменом данными между периферийным устройством и OП, производить этот обмен со ско­ростью, ограничиваемой только пропускной способностью ОП или ПУ. Таким образом, ПДП, разгружая процессор (микропро­цессор) от обслуживания операций ввода-вывода, способствует возрастанию общей производительности ЭВМ или микроЭВМ. Повышение предельной скорости ввода-вывода информации де­лает машину более приспособленной для работы в системах реального времени. Прямым доступом к памяти управляет кон­троллер ПДП, который выполняет следующие функции:

  • управление инициируемой процессором или ПУ передачей данных между ОП и. ПУ;

  • задание размера блока данных, который подлежит передаче,
    и области памяти, используемой при передаче;

  • формирование адресов ячеек ОП, участвующих в передаче;

  • подсчет числа единиц данных (байт, слов), передаваемых от ПУ вТ)П или обратно, и определение момента завершения за? данной операции ввода-вывода.

Указанные функции реализуются контроллером ПДП обыч­но с помощью одного или нескольких буферных регистров РгБ, регистра— счетчика текущего адреса данных РгТАД и счет­чика текущих данных ТСчД (рис. 11.2).

При инициировании опера­ции ввода-вывода в ^ ТСчД зано­сится размер подлежащего пере­даче блока (число байт или слов), а ъ РгТАД — начальный адрес области цамяти, использу­емой при передаче. При передаче каждого байта содержимое РгТАД увеличивается на 1, при этом формируется адрес очеред­ной ячейки ОЯ, участвующей в передаче. Одновременно умень­шается на содержимое ТСчД. Обнуление ТСчД указывает на завершение передачи. Контрол­лерПДП обычно имеет более высокий приоритет в занятии цикла памяти по сравнению с процессором. Управление памятью переходит к контроллеру ПДП, как только завершится цикл ее работы, выполняемый для теку­щей команды процессора.

Прямей доступ к памяти обеспечивает высокую скорость обмена данными за счет того, что управление обменом произво­дится не программным путем а аппаратурными средствами.

В крупных и средних ЭВМ ПДП является, основным спосо­бом осуществления операций ввода-вывода. Некоторые микро-ЭВМ имеют программно-управляемый обмен данными при вво­де-выводе. Однако{ при необходимости имеется возможность добавления в состав микррЭВМ корпуса микросхемы контролле­ра ПДП. В таком случае программно-управляемый обмен со­храняют для -операций ввода-вывода отдельных байт (слов); которые выполняются быстрее, чем яри ПДП, так как исключа­ются потери времени на программно-управляемую установку начальных состояний регистров и счетчиков контроллера ПДП.


^ Контролер прямого доступу



СчА-лічильник адрес; СчL-лічильник довжини масива; СхПД-схема прямого доступу.

Ця ВІС вміщає 4 канали. Контролери ПДП наз процесором вводу-виводу по прямому доступу.

9. Шляхи підвищення продуктивності комп'ютерів, варіанти структурних рішень

Повышение производительности системы за счёт ускорения процессов обработки данных

Повышение эффективности использования ПК путём рационального управления его ресурсов

Увеличение быстродействия(прямой доступ памяти).

Увеличение быстродействия отдельных компонент структуры(центральный процессор, память, шины передачи..)(больше транзисторов в меньший объем)

Организация параллельности работы отдельных компонент структуры

Максимальная производительность достигается тогда, когда все компоненты структуры работают без остановок

Увеличение количества решающих блоковПараллельность работы достигается на микроуровне – каждый транзистор должен работать (все работают синхронно)

Нет задержек в потоке задачОдной из первых класиф. Была класиф. Флинна. Основной плюс – в том, что в ней связаны две группы важных понятий вычисл. Процесса – характер задачи и особенности вычисл системы. Она отображает соотношение потоков данных/потоков команд, а архитектуру – количеством устройств обработкиданныхи генерации команд, которые могут работать параллельно. Минус этой классификации – её общий характер.ОКОД(SISD)-один команд - один данных, ОКМД(SIMD), МКОД, МКМД.ОКОД-обычная, последовательная система фонНеймана.Каждая арифм. Опер. Рождает новый поток данных, что логически связаны аргументами. В вычисл сист может быть использована конв обработка для повышения скорости исполнения команд. Используется векторный процессор.

ОКМД-плюс – возможность централизованное управление если есть многопотоковые данные. Такие выч сист имеют матр процессор. Минус- теряется время на операции обмена.для этого увеличивают количество шинных соединений между процами.

МКОД-этот класс не нашел применения, хотя технически реализация возможна.

МКМД-не предусмотрено централизированное управление и каждый процессор исполняет свой код. Увеличении производительности происходит с увеличением сложности программы.

10. Використання кеш-пам’яті та особливості організації
Кэш-память представляет собой достаточно сложное устрой­ство, что связано с тем, что она должна содержать средства, определяющие, находится ли в кэш блок со словом, которое запрашивает процессор. Эта задача решается применением быстродействующей матрицы адресов (МА);.

КЭШ в ЭВМ ЕО1046 имеет емкость 16 Кбайт (ширина выборки 72 разряда) и время доступа 35 нс, соизмеримое с про­должительностью такта процессора. Обмен с ОП производится 16-байтными блоками (содержат два двойных слова). В матрицу адресов, имеющую емкость 256 60-разрядных слов и время выборка около 17 нс, заносятся сведения об адресах (в ОП) блоков, помещаемых в кэш.

Оперативная память условно разбита на горизонтальные ряды и вертикальные колонки. Ряд содержит 256 16-байтных блоков (всего 4 Кбайт). При емкости ОП 16 Мбайт число рядов составляет 4096. Сама кэш состоит из четырех отделений (/—IV), в каждом из которых могут быть размещены 256 блоков данных, Каждому отделению кэш поставлено в соответствие определенное отделение МА. Таким образом, кэш и МА содер­жат одинаковое число ячеек. Только в ячейках кэш хранятся сами информационные блоки, а в соответствующих ячейках МА — сведения об адресах, точнее, номерах рядов блоков в ОП, а также разряды действительности v0, v1. Кроме того, имеется еще вспомогательная матрица (на рис. 14.2 не показана), по существу, являющаяся частью МА, в которой формируются два контрольных разряда исправности отделений I—II и III—IV кэш и МА, а также разряды активности, выделяющие наиболее пассивное отделение.

Число вертикальных колонок в ОП и кэш одно и то же. Всем блокам, имеющим один и тот же номер внутри ряда (разряды 13—20 адреса в ОП), соответствует определенная колонка в кэш и определенная строка в МА.


Скачать файл (71.8 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации
Рейтинг@Mail.ru