Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Шпоры по организации ЭВМ - файл шпора по ЭВМ.doc


Шпоры по организации ЭВМ
скачать (690.5 kb.)

Доступные файлы (4):

exam6_oevm_voprosi.jpg189kb.11.06.2009 21:09скачать
Thumbs.db
шпора по ЭВМ.doc926kb.11.06.2009 21:09скачать
ЭВМ_моя.doc897kb.22.06.2009 11:24скачать

содержание
Загрузка...

шпора по ЭВМ.doc

1   2   3
Реклама MarketGid:
Загрузка...



Б И Л Е Т № 25

1.Виды команд.

Команды бывают 4-х видов:

Для считывания операндов и команд в процессор кроме прямой адресации, при которой поле адреса указывает на ячейку памяти (регистр МП), где хранится операнд или команда, может использоваться также непосред­ственная, косвенная или ассоциативная адресация.

1) При непосредственной адресации операнд I располагается в самой команде вида

frame16В поле I располагается сам операнд, т.е. располагается само число, это число используется для вып-я операций.

Эта команда самая быстрая, не требует обращения к памяти, числа жестко закреплены. Эта команда ограничена в применении.

2) Команды с прямой адресацией

frame17В поле адреса указывается № устройств, где нах-ся операнд. Обычно адрес ОЗУ, РОН.

Невозможно необходимые числа четко расположить по указанным адресам.

3) Команды с косвенной адресацией

frame18В поле расп-ся не адрес операнда А1, а адрес устройства, где находится адрес операнда.

Это позволяет менять расположение операнда в области оперативной памяти и тем самым динамически загружать память в зависимости от занятости.

4) Команды с ассоциативной адресацией

frame19В поле адреса указ-ся признак, ключ.

Ассоциативная адресация позволяет организовать поиск по содержанию, при этом опрос ведется по всей памяти, не искл-я конфликтные ситуации.

2.Системные регистры.

Регистры процессора, как сверхбыстродействующая память, предназначены для хранения операндов и команд, сведений о состоянии вычислительного процесса, обмена данными между МП, ОЗУ и портами, организации адресации и взаимодействия между блоками.

Системные регистры используются системными программистами для организации работы МП в Р- или V-режиме. Все системные регистры 32-разрядные, кроме LDTR и TR, и в i386, i486 и Pentium делятся на регистры Р-режима, управления, отладки и проверки.

К регистрам Р-режима относятся регистры GDTR, IDTR, LDTR и TR, причем LDTR и TR используются как 16-разрядные селекторы.

Регистры Р-режима предназначены для организации сегментной адресации. Регистр задачи TR используется в многозадачном режиме. Он указывает на сегмент состояния задачи (TSS), в который сначала записывается значение всех пользовательских регистров и системных регистров CR3 и LDTR – контекст предыдущей (выходящей) задачи, а затем по новому значению TR из TSS извлекается контекст загружаемой в МП на выполнение задачи.

Б И Л Е Т № 26

1.Представление чисел в прямом коде.

Для выполнения арифметических операций над двоичными числами в ЭВМ могут использоваться прямой, обратный или дополнительный код. Прямой код испо-ся чаще всего для выполнения лог-их операции и для преобраз-ия чисел.

Прямой код-это обычное представление числа без изменения предст-ия мантисс

[Х]пр = S.X.

Прямой код м. исп-ся для сложения чисел с один-ми знаками, при этом знаки не складываются. Знак рез-та равен одному из слагаемых и ,если возникает перенос в старший разряд, то возникает переполнение разрядной сетки.

Числа склад-ся анал-но десят-ой арифм-ки. С разницей, что если при «+» пол-ся цифры 2 или 3, то из этого результата вычитается основание 2 и осуществляется перенос в старший разряд.

При возникновении переноса из 6 старшего разряда возникает переполнение (ПП) разрядной сетки и прерывание вычислении. Кроме того если числа представляется разными знаками, то они не м.б. сложены и осуществляется прерывание вычислений.

2. Способы обмена КЭШ

Различают три способа обмена :

  1. Сквозной записи

  2. Сквозная буферная запись

  3. Способ с обратной связью

При сквозной записи результат операции передается МП одновременно в кэш и ОЗУ. При низком быстродействии ОЗУ МП простаивает, ожидая весь цикл записи. Увеличить быстродействие обмена удается при использовании сквозной буферной записи, когда МП ждет записи только в кэш, а для записи в ОЗУ информация передается в буферные регистры шинного интерфейса, а при свободной шине процессора затем передается в ОЗУ. Приоритет отдается операциям записи из МП в ОЗУ, и этот способ часто используются в алгоритмах, требующих синхронной смены информации в ОЗУ.

Для многих задач адреса данных и следующих команд расположены рядом, при этом частично данные являются промежуточными и располагаются в одних и тех же ячейках памяти при выполнении различных операций. В таком случае большее быстродействие обмена обеспечивает способ с обратной записью. При таком способе данные из строк кэш передаются в ОЗУ только при изменении информации на новую запись из ОЗУ, когда стираемая строка в кэш обновляется МП при выполнении программы. Недостатком способа является старение информации в ОЗУ в процессе вычислений. Полное соответствие информации с кэш достигается только после решения задачи, когда кэш копируется в ОЗУ. При считывании в кэш все способы обмена работают одинаково.

Б И Л Е Т № 27

1. Процессор Intel 486.

имеет несколько модификаций:

1) i 486 DX – появился в 1989 году без сопроцессора i 487, который размещался отдельно в последующих модификациях

2) i 486 DX2 сопроцессор (FPU) был интегрирован внутрь кристалла

i 486 DX работает на частоте 40МГц, имеет 1100000 транзисторов, имеет однослойную архитектуру, расширенную систему команд, имеет архитектуру IA-32. Процессор является основой всех процессоров Pentium.

В архитектуре Intel 486:

1) процессор поддерживает систему команд всех предыдущих процессоров EX 86

2) сопроцессор поддерживает все режимы с плавающей запятой, i87, i287, i387

3) внутрь процессора была внедрена буферная память уровня КЭШ L1 8Кб, работающая на частоте процессора

4) был внедрен пакетный режим извлечения данных из ОЗУ. Пакетный режим позволяет ускорить обмен данными.

Для обработки команд внедрен 5-стадийный конвейер, позволяющий подготавливать команды к их непосредственному выполнению на последней стадии.

Основные блоки:

1) АЛУ – целочисленное устройство, содержит АЛУ и 32-разрядный РОН, из них EAX – аккумулятор, EIP – счетчик, ESP – указатель стека.

2) Устройство сегментации – используется для разбиения памяти на сегменты и вычисления адресов внутри сегмента, имеет 16-разрядные указатели.

CS – указатель кода

SS – указатель стека

DS, ES, FS, GS – указатели данных

LDTR – указатель локальной дескрипторной таблицы регистра

TR – указатель сегмента мультипрограммного режима

GDTR, IDTR – глобально-дескрипторная таблица и таблица прерываний соответственно

3) Устройство страничного преобразования – используется в Р - режиме (защищенном), когда программисту предоставляется вся область линейного пространства 4Гб.

CR3, CR2, CR0 – регистры управления

TR7, TR6 – регистры проверки

4) КЭШ, емкость – 8Кб, использующий принцип ассоциативной адресации. Имеет регистры контроля TR3, TR4, TR5.

5) Шинный интерфейс – содержит специальные команды обмена, буферные регистры приема и выдачи данных и программы управления пакетами.

Шина управления формирует управляющий сигнал (УС)

6) Устройство предвыборки команд – имеет 5-стадийный конвейер, где команды устанавливаются в очередь в процессе поступления, и путем сдвига параллельно обрабатываются.

7) Устройство управления – устройство управления микропрограммного типа, содержит ПЗУ команд и регистры отладки DR0–DR7. Все регистры 32-разрядные.

8) FPU (сопроцессор) – выполняет операции с плавающей запятой, имеет регистры стека R0-R7 80-разрядные, также имеет указатель данных DP, указатель команд IP и регистры управления TW, SW, CW.



2. Системы Счисления(СС)

Способ представления чисел посредством знаков называется системой счисления (СС). Для кодирования информации в ЭВМ используются позиционные СС, в которых значение любого символа (цифры) определяется его позицией или расположением в представлении числа. Любое действительное число можно представить в позиционной системе счисления в виде степенного ряда Х = (x m km + xm-1km-1 + + x1k1 + x0k0 + x-1k-1 + + x-n k-n),где kоснование системы счисления (k  2, целое положительное число); xi – цифры (xi  {0, 1, …, k-1}); i – номер позиции (разряд) числа, ki – вес цифры. Так как в вычислениях часто используется одинаковое основание, то оно не присутствует в записи числа, а число без весовых коэффициентов ki представляется в виде X = xmxm-1 x1x0, x-1 x-n ,

где целая часть числа отделяется от дробной запятой. С целью упрощения записи числа в нем опускают запятую для целых чисел и индексы i, определяющие вес цифры в представлении числа. Для того чтобы отличить числа различных СС, их в конце помечают цифрами или символами основания, например, 506(8), 506,Аh – числа восьмеричной и шестнадцатеричной систем счисления.

Определим диапазон представления числа в (m+n+1)- разрядной сетке. Для этого вычислим максимальное число без знака, которое можно разместить в этой сетке в k-й СС. Подставляя в разряды наибольшую цифру в представлении числа в виде степенного ряда, получим

Xmax =.В данном выражении есть сумма членов геометрической прогрессии, которая равна значению .Подставляя это значение в выражение Xmax, получим Xmax = km+1k-n,где (m+1) – число разрядов целой части числа без знака, а n – дробной. Тогда с учетом знака диапазон представления чисел X будет определяться выражением

- (km+1k-n)  X  + (km+1k-n).В этом диапазоне может быть размещено наименьшее отличное от нуля число без знака

Xmin = k-n.Число различных цифр, которое можно разместить в (m+n+1)-разрядной сетке без знака, включая и нуль, можно определить из выражения.


Б И Л Е Т № 28

1.Сопроцессоры

Сопроцессор – это специализированный математический процессор. Он предназначен для параллельного вычисления арифметических операций с плавающей точкой и разгрузки процессора. Сопроцессоры i87, i287, i387, i487SX устанавливались отдельно от МП на материнской плате для параллельного вычисления специальных функций и длительных арифметических операций с плавающей точкой под управлением МП. В i486 и Pentium сопроцессор включен в структуру МП как устройство с плавающей точкой – FPU. В процессоре Pentium был полностью переконструирован FPU процессора Intel 486, он поддерживает оба стандарта для двоичной арифметики с плавающей точкой IEEE 754 и 854. Для общих команд, включая ADD, MUL и LOAD, были разработаны более быстрые алгоритмы, которые обеспечивают увеличение в скорости как минимум в 3 раза по сравнению с FPU процессора Intel 486. Большинство приложений могут достигнуть пятикратного увеличения в скорости по сравнению с FPU процессора Intel 486 или даже большей производительности при конвейерной обработке.

2. Представление чисел в дополнительном коде.

Дополнительный код можно получить по формуле

где m и n -номера позиций старшего и младшего разряда. В зависимости от положения запятой, если числа целые, то n = 0, а если дробные, то m = 0.

Из формул получения [Х]0 и [Х]Д видно, что прямой, обратный и дополни­тельный коды положительного числа совпадают. .

Если к обратному коду отрицательного числа прибавить единицу в младший разряд (+2-n), получим дополнительный код

.

Справедливо также равенство


пр


В дополнительном коде нуль представлен только 0.0... 0, отсутствует циклический перенос и корректировка резуль­тата сложения заключается в простом отбрасы­вании переноса из знакового разряда. Однако для получения дополнительного кода отрицательного числа требуется не только ин­вертирование разрядов числа, которое заме­няется в АЛУ передачей с обратных выходов триггеров регистра, но и прибавление единицы к младшему разряду в сумматоре. Недостатком сложения в обратном и дополнительном кодах является трудность опреде­ления переполне­ния разрядной сетки (ПП), которое определяется вычислением функции

ПП,

где x3,y3,z3 - знаки слагаемых и результата соответственно. Знаки слагаемых x3,y3 могут стираться после выполнения операции в одно- или двухадресных командах.

1   2   3



Скачать файл (690.5 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации
Рейтинг@Mail.ru