Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Шпоры по организации ЭВМ - файл ЭВМ_моя.doc


Загрузка...
Шпоры по организации ЭВМ
скачать (690.5 kb.)

Доступные файлы (4):

exam6_oevm_voprosi.jpg189kb.11.06.2009 21:09скачать
Thumbs.db
шпора по ЭВМ.doc926kb.11.06.2009 21:09скачать
ЭВМ_моя.doc897kb.22.06.2009 11:24скачать

ЭВМ_моя.doc

  1   2   3   4
Реклама MarketGid:
Загрузка...

Б И Л Е Т № 1

1. Архитектура ЭВМ на базе PENTIUM 4.

Последний процессор INTEL786 P4. Подразделяется на след. блоки:

1)ПРОЦЕССОР-это центральный узел(устр-во) ЭВМ ,где происходит основные вычисления.

В наст-ее время процессоры состоят из множества внутр. Блоков каждый из которых имеет свой микропроцессор.

Процессоры собир-ся на одном кристалле который включает ряд десятков миллионов транзисторов по особой технологии за которую принято расстояние м/у проводниками.

Расстояние м/у ближ-ми проводниками позволяет увел-ть интеграцию элементов на единицу. Чем < величина, тем сложнее технология, тем быстрее работают элементы.

^ 2)ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТР-ВО.

Основная память ЭВМ , предназначена для обмена данными м/у процессором и внешними устр-ми. Опер-ой наз-ся потому, что может записывать и стирать инф-ю. Емкость памяти зависит от типа процессора (в наст-ее время достигает 1ГБ и более).

3)ЧИПСЕТ- это набор интегральных микросхем (СБИС-сверхбольшие интегр-ые системы) выполняющих ф-ии комутац-ии системных шин и организацию обмена данными.

Чипсет входит в мосты. Чипсет обычно содержит 2 моста: 1-северный, подключен к процессору и 2-южный, подключен к периферийным устр-ам.

В чипсет также входит одна емкость ППЗУ составляет несколько десятков Мб. Предназначена для хранения станд-ых систем

(ввода-вывода, BIOS), имеется генератор случайных чисел для кодирования данных.

4)ГРАФИЧЕСКИЙ ПОРТ(AGP) – (мультимедийные технологии) предназначен для обмена граф-ми данными м/у монитором и ОЗУ . Кроме этих основных блоков имеются доп-ые системы сопряжения называемые ИНТЕРФЕЙСАМИ.

5)Интерфейс-это обычно интегральные мосты представляют собой порты м/у периф-ми устр-ми. Существует интерфейс низкого дискового накопителя (ATA-IDE),(XT-IDE),(XT-AT-ATX).

Используется для обмена данных м/у жесткими дисками и системной шиной. Сущ-ет звуковой интерфейс(AC-97)(клавиатура,мышь,USB).

ПРОЦЕССОР PENTIUM 4-это большая интегр-ая схема которая содержит много блоков:

6)УСТР-ВО УПРАВЛЕНИЯ - предназначено для приема команд, формирования упр-х сигналов во все блоки ЭВМ. В УУ поступают 100ни различных команд.

7)ОПЕР-ЫЙ БЛОК-выполняет действия над числами , вычисляет различные ф-ии. Делятся на малочисленные, в состав в него входят целочисленные устройства, где числа представлены целыми.

А) с фиксированной запятой-это устр-во выполняет быстрые действия.

Б) числа с плавающей запятой.

^ 8)РЕГИСТР ОБЩЕГО НАЗНАЧЕНИЯ

Всего их 16. Программно доступные, позволяют временно хранить команды и адреса, непосредственно в момент вычисления.

9)КЭШ- оперативная память. Работает на частоте процессора. Хранит данные и программы, непосредственно выполняемые процессором. Емкость зависит от типа процессора (обычно 512 Кб)
2. Однобайтовые команды микропроцессора K580.

Однобайтные команды – команды регистровой передачи.

5 старших разрядов отводятся под код операции. 3 разряда отводятся под регистр (всего РОН 8, поэтому достаточно 3-х бит).

Команда извлекается за один такт, причем этот байт извлекается из памяти, помещается в регистр команд (РК) и при этом счетчик команд инкрементируется.

В качестве устройств, с которыми работают однобайтные команды, выступают РОН (A,B,C,D,E,H,L,M) и ячейка памяти M.
1. Архитектура ЭВМ на базе PENTIUM 4 (Б1)

2. Однобайт команды микропроцессора K580 (Б1)

3. Системы Счисления(СС) (Б2)

^ 4. Система команд микропроцессора K580 (Б2)

5.Выбор СС для ЭВМ (Б3)

6. Двухб команды микропроцессора К 580 (Б3)

7.Представление чисел с фикс-ой (,) (Б4)

8. Трехбайт команды микропроцессора K580 (Б4)

9.Представление чисел с плавающей (,) (Б5)

^ 10. Типы команд микропроцессора K580 (Б5)

11.Представление чисел в прямом коде (Б6)

12.Регистры пользователя (Б6)

13.Представление чисел в обратном коде (Б7)

14.Специальные регистры (Б7)

15.Алгоритм сложения обратных кодах (Б8)

^ 16.Системные регистры (Б8)

17.Представл чисел в дополнительном коде (Б9)

18.Регистры управления (Б9)

19.Адресация команд (Б10)

20. Регистры отладки (Б10)

21.Виды команд (Б11)

22. Регистры проверки (Б11)

^ 23. Стековая память (Б12)

24. Регистры сопроцессора (Б12)

25.Команды вв/вывода, обращ к стеку и упр (Б13)

26.Дескрипторы сегмента (Б13)

27.Команда RET безусловного возврата (Б14)

28.Устройство страничного преобразования (Б14)

^ 29. Команды прерывания (Б15)

30. Принц вычисл адр в устр стран преобр (Б15)

31. Команда обмена с портами (Б16)

32. Кэш (Б16)

33 .Принцип и схема командного упр в соврем ЭВМ (Б17)

34. КЭШ прямого отображения (Б17)

^ 35.Адресация в современных процессорах (Б18)

36. Классификация ЗУ и их параметры (Б18)

37. Схема вычисления 32-битного адреса (Б19)

38. Струк адресно-ассоциативного КЭШа (Б19)

^ 39. Вычисление линейного адреса при относит адрес (Б20)

40. ОЗУ (Б20)

41. Процессор Intel 486 (Б21)

42. Наращивание разрядности ОЗУ (Б21)

43.Регистры пользователя (Б22)

44. НЖМД (Б22)

^ 45. Оптические накопители (Б23)

46. Банк ОЗУ (Б24)

47.Виды команд (Б25)

48.Представление чисел в прямом коде (Б26)

49. Способы обмена КЭШ (Б26)

50. Представл чисел в дополнительном коде (Б27)

^ 51.Сопроцессоры (Б28)
Б И Л Е Т № 6

1.Представление чисел в прямом коде.

Для выполнения арифметических операций над двоичными числами в ЭВМ могут использоваться прямой, обратный или дополнительный код. Прямой код испо-ся чаще всего для выполнения лог-их операции и для преобраз-ия чисел.

Прямой код-это обычное представление числа без изменения предст-ия мантисс

[Х]пр = S.X.

Прямой код м. исп-ся для сложения чисел с один-ми знаками, при этом знаки не складываются. Знак рез-та равен одному из слагаемых и ,если возникает перенос в старший разряд, то возникает переполнение разрядной сетки.

Числа склад-ся анал-но десят-ой арифм-ки. С разницей, что если при «+» пол-ся цифры 2 или 3, то из этого результата вычитается основание 2 и осуществляется перенос в старший разряд.

При возникновении переноса из 6 старшего разряда возникает переполнение (ПП) разрядной сетки и прерывание вычислении. Кроме того если числа представляется разными знаками, то они не м.б. сложены и осуществляется прерывание вычислений.
2.Регистры пользователя

К ним относятся регистры общ.назнач-я, регистры уазатели, указатели 16-ти разр., регистры общ.назнач-я 32-х разр.



В зависимости от типа команд может быть задействован весь регистр (32), половина регистра (16), внутри этого 16-разрядного регистра могут быть использованы H, L.

РОН:

-EAX/AX/AL-этот регистр исп-ся для операции ввода,вывода,т.е.,в режиме PIO,обмен идет через порты,затем в аккум-р,затем в память ОЗУ.Аккум-р яв-ся фиксир.ячейкой в одноадресных командах,когда один из операндов неявно зада-ся аккум-ом и рез-т операции остается в аккум-ре.Аккум-р исп-ся в командах умножения,деления,в операциях сложения,вычитания.Последний байт L внутри акк-ра исп-ся в двоично-десятич.арифметике для вып-я операции с абсолютн.точностью.

-EBX/BX регистр- исп-ся для хранения баз.адресов,сегментов,в кот-ых нах-ся данные.

-ECX/CX/CL регистр- исп-ся для подсчета циклов и др.операций.

- EDX/DX/DL – регистр данных, хранит данные по умолчанию, адрес порта при операциях ввода/вывода, используется в командах умножения и деления;

- EBP/BP – указатель базы при работе с данными в стековых структурах;

- ESP/SP – указатель (реверсивный счетчик) стека;

- ESI/SI – адресный регистр – индекс источника;

- EDI/DI – адресный регистр – индекс приемника. Вместе с SI используется в цепочечных инструкциях обработки массивов, хранит смещения (индексы) относительно базы (начала массива).

-ESI/SI-индекс источника в цепочечных операциях,когда операнды расп-ся в некотор.цепочки и исп-ся при обработке данных.

Б И Л Е Т № 8

1.Алгоритм сложения обратных кодах

Числа в обр. кодах начин-ся складываться с младших разрядов и , включая, их знаки. Если возникает перенос из знакового разряда , то для коррекции рез-та эта 1 переноса прибавляется к младшему разряду сумматору или рез-ту. При выполнении операции с одинаковыми знаками м. возникнуть «+» или «-» переполнения.

,

Условие фиксации переполнения для обратных и дополнительных кодов.Если условие = 0,то рез-т получится верный,размещается в разрядную сетку и вычисления м.б. продолжены.

Заметим , что при сложении чисел с разными знаками переполнение никогда не происходит.

.

Правило испол-ся для проверки правильности выполнения операции выполненный в обратных кодах.

Недостатком обратного кода явл-ся цепь циклического переноса для организации корректировки рез-та, переонс возникает из знакового разряда и «+» к младшему разряду к предварительной сумме.При этом процесс сложения повторяется, что увеличивает в 2 раза время вычислении. С целью сокращения времени и исп-ся допол-ый код.
2.Системные регистры

Регистры процессора, как сверхбыстродействующая память, предназначены для хранения операндов и команд, сведений о состоянии вычислительного процесса, обмена данными между МП, ОЗУ и портами, организации адресации и взаимодействия между блоками.

Системные регистры используются системными программистами для организации работы МП в Р- или V-режиме. Все системные регистры 32-разрядные, кроме LDTR и TR, и в i386, i486 и Pentium делятся на регистры Р-режима, управления, отладки и проверки.

К регистрам Р-режима относятся регистры GDTR, IDTR, LDTR и TR, причем LDTR и TR используются как 16-разрядные селекторы.

Регистры Р-режима предназначены для организации сегментной адресации. Регистр задачи TR используется в многозадачном режиме. Он указывает на сегмент состояния задачи (TSS), в который сначала записывается значение всех пользовательских регистров и системных регистров CR3 и LDTR – контекст предыдущей (выходящей) задачи, а затем по новому значению TR из TSS извлекается контекст загружаемой в МП на выполнение задачи.

Б И Л Е Т № 11

1.Виды команд.

Команды бывают 4-х видов:

Для считывания операндов и команд в процессор кроме прямой адресации, при которой поле адреса указывает на ячейку памяти (регистр МП), где хранится операнд или команда, может использоваться также непосред­ственная, косвенная или ассоциативная адресация.

1) При непосредственной адресации операнд I располагается в самой команде вида

frame1В поле I располагается сам операнд, т.е. располагается само число, это число используется для вып-я операций.

Эта команда самая быстрая, не требует обращения к памяти, числа жестко закреплены. Эта команда ограничена в применении.

2) Команды с прямой адресацией

frame2В поле адреса указывается № устройств, где нах-ся операнд. Обычно адрес ОЗУ, РОН.

Невозможно необходимые числа четко расположить по указанным адресам.

3) Команды с косвенной адресацией

frame3В поле расп-ся не адрес операнда А1, а адрес устройства, где находится адрес операнда.

Это позволяет менять расположение операнда в области оперативной памяти и тем самым динамически загружать память в зависимости от занятости.

4) Команды с ассоциативной адресацией

frame4В поле адреса указ-ся признак, ключ.

Ассоциативная адресация позволяет организовать поиск по содержанию, при этом опрос ведется по всей памяти, не искл-я конфликтные ситуации.
2. Регистры проверки

Регистры проверки TR3TR7 предназначены в i386, i486 для тестового контроля КЭШ и буфера TLB в устройстве страничного преобразования. Регистры TR3TR5 используются для проверки кэш-памяти i486 и имеют формат, показанный на рисунке:



Регистр данных TR3 позволяет осуществить доступ к 128-разрядным буферам чтения и заполнения кэш. Загрузка TR3 в буфер или чтение двойного слова (ячейки) из буфера в TR3 осуществляется последовательно, и место чтения/записи в буфере определяется состоянием регистра TR5.

Регистр TR4 определяет состояние тестирования кэш. Младшие биты TR4(2, 0) зарезервированы, старшие 21 бит TR4(31, 11) используются для хранения информации о значении тэга. Остальные разряды имеют следующие назначения:

-Дос – биты достоверности, используются при операциях считывания для того множества, к которому производилось обращение;

-LRU – содержит 3 бита LRU при поиске того множества, к которому производилось обращение;

-V – бит верности, при считывании копирует соответствующий бит Дос, при записи становится новым битом достоверности для выбранных направления и множества.

Регистр управления TR5 содержит 7-битное поле SET SEL выбора одной из 128 строк множества, а поле CTL предназначено для задания следующих функций:

- < 00>– запись/считывание в буфер заполнения;

- < 01> – запись в кэш;

- <10> – считывание из кэш;

- <11> – очистка кэш, фиксация всех строк недостоверности.

Поле ENT регистра TR5 управляет выбором направления при записи/считывании в кэш или определяет ячейку при обращении к буферу заполнения в соответствии с хранимой в нем кодовой комбинацией.

Регистры TR6, TR7 используются для тестирования буфера TLB в i386, i486.

Б И Л Е Т № 15

1. Команды прерывания

RSTi*8 повторный пуск (рестарт) осуществляет прерывание выполнения основной программы, адрес команды основной программы передается в стековую память аналогично командам CALL aa. Счетчик команд загружается фиксированным адресом ячейки ППЗУ. Так, команда RST7*8 загружает РС адресом 7*8=56(10)=0038(16).

M(SP-1) PCH SP=SP-1

M(SP-1) PCL PC=8*i(10)

frame5В этих ячейках можно записать любые подпроги прерывания, при этом не исключено, что вычислит. процесс м/б приостановлен. Поэтому,команда RST обслуживает эксплуатацию нового микропроцессора.

Стек можно загрузить не только адресом,но и данными в т.ч. перезагрузить содержимое РОН.Это важно в мультипрогммном режиме,когда прерывается одна прога,осущ-ся переход к др.проге,затем к третьей и в любом порядке возврат к первичной проге.В рез-те,требуется постоянно перегружать содержимое процессора.

Для перезагрузки регистров исп-ся:

PUSH RP помещает содержимое регистровой пары RP в стек. В ячейку М(SP-1) помещает значение старшего регистра, в М(SP-2) – значение младшего регистра пары, указатель стека дважды декрементируется SP=SP-2. Разновидностью этой команды является команда занесения в стек слова состояния процессора PUSH PSW, которая помещает в М(SP-1) содержимое А, а в ячейку М(SP-2) содержимое F, причем разрядам ячейки М(SP-2) присваиваются b0СУ, b2P, b4АС, b6Z, b7S.

код С5,однобайтная

Команда выполняется за несколько тактов,напр.

8210 PUSH В SP=8400

B=DA

C=22

M(83FF)=B=DA

M(83FF)=B=DA

PC=8211

POP RP извлекает из стека в регистровую пару RP содержимое двух ячеек памяти, в младший регистр загружаются данные из М(SP), в старший – из М(SP+1). К указателю стека прибавляется 2. Разновидностью этой команды является POP PSW, которая из ячейки М(SP) загружает регистр F по следующему правилу: флагу СУb0, Pb2, ACb4, Zb6, Sb7, AM(SP+1).

RP(M(SP+1),M(SP))

SP=SP+2
2. Принцип вычисления адреса в устройстве страничного преобразования

Вычисление адреса операнда ФА (31,0) в ОЗУ по линейному адресу ЛА(31,0) осуществляется поэтапно по следующему правилу:

ФА (31,0) = <<PTEI L (31,12)>, <ЛА (11,0)>>, где

PTEI L (31,0) = M1 (<PDE I (31,12)>, <ЛА (21,12)>),

PDE I (31,0) = M2 (<CR3 (31,12)>, <ЛА (31,22)>)

На первом этапе в МП извлекается содержимое ячейки памяти М2 (дескриптор таблицы PDE), где в 20 старших разрядах хранится базовый адрес таблицы PTEI с физическими адресами страниц. Содержимое М2 извлекается из ОЗУ по ШД (31,0) по адресу ША (31,0) = <<CR3 (31,12)>, <ЛA (31,22)>>, где старшие 20 разрядов являются базовым ФА каталога базовых адресов таблиц страниц PDE и располагаются в регистре CR3, а 10 младших разрядов ЛА (31,22) определяют смещение I в каталоге. Базовый ФА <CR3 (31,12)> таблицы PDE заносится в регистр PDBR операционной системой при включении режима страничного преобразования. Он не изменяется при решении задач.



На втором этапе содержимое 20 старших разрядов М2 используется при определении базового адреса таблицы <PTEI (31,0)>, которое передается в старшие разряды ША, а к 10 младшим разрядам ША подключается содержимое <ЛА 21,12>. По этому ФА извлекается элемент PTEIL (L-й дескриптор таблицы PTEI). Элемент PTEIL является ячейкой М1, где в 20 старших разрядах хранится ФА страницы А*С (19,0). Для извлечения операнда из ОЗУ в старшие разряды ША подается физический адрес страницы <А*С (19,0)> = <PTEIL (31,12)>, а в младшие – смещение внутри страницы <АСМ (11,0)> = <ЛА (11,0)>.
Б И Л Е Т № 20

1. Вычисление линейного адреса при относительной адресации.

Основой относительной адресации является сегментация.

Адрес сегмента задается в РОН, при этом не исключена работа с массивами различной размерности, массивов может быть несколько, адрес массива также задается в одном из РОН. В более сложном случае не исключено масштабирование.

В общем виде линейный адрес вычисляется:



В этой формуле ЛА-32разрядный линейный адрес; Вс -базовый адрес сегмента; x-смещение; <SS>-масштабный коэффициент, принимающий значение 0,1,2,3; Вм -базовый адрес массива; D-смещение.

Используя эту формулу, получаются различные способы адресации:

1) x, Вм , D – не заданы.

ЛА= Вс - чисто базовые адресации

2) ЛА= Вс +D – базовая со смещением

3) . Задается Вм, из команды берется смещение D, вычисляется EA (эффективный адрес).

- характеризует удаление операнда от начала сегмента. Она важна, т.к. удаление может быть ошибочно и операнды могут извлекаться из другой области.

Если ЛА<=предел, то операнд находится внутри сегмента, иначе вычисление приостанавливается.

Если полученный ЛА лежит в пределах емкости ОЗУ (ЛА<=Ё(ОЗУ)), то он является и физическим адресом. В этом случае он передается в ША для извлечения данных или команд.

Если условие не выполняется, то операнд лежит вне области ОЗУ, тогда в современных процессорах все линейное пространство делится на страницы и недостающие страницы загружаются в ОЗУ и путем страничных преобразований осуществляется вычисление физического адреса.
2. ОЗУ

К оперативным ЗУ относятся ЗУ с относительно кратковременны хранением часто сменяющейся информации. В процессе работы информация в них периодически заносится и считывается.

Для построения ОЗУ большой емкости используются элементы статической или динамической памяти, которые строятся на простейших элементах транзисторно-транзисторной логики (ТТЛ), инжекционной логики (И2Л), эмиттерносвязной логики (ЭСЛ) и других технологий.

В основе динамических ОЗУ (DRAM) используется заряд межэлектродных конденсаторов Cij емкостью менее 0.1 пФ и током заряда менее 10-10 А. Для записи логической “1” в элемент памяти активизируются информационная шина Dj и адресная шина Аi. При этом униполярный (полевой) транзистор открывается и через него конденсатор Cij заряжается. При отсутствии открывающего напряжения на шине Аi транзистор закрыт, конденсатор Cij заряжен и хранит информацию. При подаче напряжения чтения на шину Аi транзистор VTij открывается и напряжение конденсатора Cij подается на шину Dj, и он разряжается. Ток разряда Cij усиливается и фиксируется в информационном регистре ОЗУ.

Преимуществом динамических ОЗУ является высокая степень интеграции элементов памяти и малая потребляемая мощность. Недостатком их является большое время доступа 50-70 нс по сравнению со статической памятью, где оно равно менее 15 нс.

Статическая оперативная память (SRAM) строится на быстродействующих биполярных транзисторах. В режиме хранения информации между шинами Аx и Аy поддерживается минимальное напряжение (около 0.2 В), сохраняя один из транзисторов открытым (логический “0”), другой закрытым (логическая “1”). На обоих проводах информационной парафазной шиныустанавливается положительное напряжение, которое обеспечивает нулевой ток через эмиттеры Э2. Элемент памяти (ЭП) находится в пассивном режиме хранения информации с наименьшим уровнем потребления энергии.

В режиме чтения информации шины Аx и Аy возбуждаются и на них подаются потенциалы, обеспечивающие быстрое чтение разных токов, поступающих с эмиттеров Э2 на провода в усилитель чтения. В зависимости от величины токов в проводах, после их усиления триггер Т2 (см. рис. 3.5, а) информационного регистра ОЗУ устанавливается в “1” или “0”. При этом состояние ЭП не изменяется и он может быть переведен в режим хранения предыдущего состояния.

Для записи информации в бистабильный ЭП возбуждаются адресные шины Аx и Аy и соответствующий один провод
Di или под действием управления с усилителя записи. Противоположный возбужденному проводу () транзистор VT1 (VT2) открывается, т.к. через его эмиттер Э2 протекает больший ток под действием большей разности потенциалов . ЭП переходит в устойчивое состояние: VT1 открыт, а VT2 закрыт.

Каждый ЭП хранит один бит информации




Б И Л Е Т № 23

1. Стековая память.

Использование стековой памяти оказалось весьма эффективным при построении компилирующих и интерпретирующих программ:

-программ, использующих многократные вычисления алгебраических функций и нестандартные арифметические операции;

-программ с обработкой операндов с последовательным размещением;

-организации прерываний и мультипрограммных режимов.

Работа стековой памяти осуществляется по правилу: "последним записан – первым считан". Так, вначале записывается в стек число Х1. Затем число Х1 сдвигается вверх при записи числа Х2 в стек. Тем самым любое записываемое число Хi сдвигает массив "вверх" и размещается в нижней ячейке. При чтении считывается содержимое самой "нижней "ячейки, а весь оставшийся массив чисел сдвигается "вниз". Размещая и считывая двоичные коды в указанном порядке, легко организовать поиск последнего записанного кода или организовать последовательную обработку кодов Хn, ..., Х1. Однако микрооперация сдвига массива требует значительных аппаратных затрат. С целью упрощения стековой памяти используют специальный реверсивный счетчик-указатель стека SP. При использовании SP не требуется микрооперация сдвига массива, достаточно перемещения возбуждения "вверх" или "вниз" выходных шин с дешифратора адреса. Так, при записи счетчик декрементируется SP-1 и число через шину данных записывается "вверх" (в сторону младших номеров шин DCA), при чтении число сначала считывается, затем устанавливается адрес следующего операнда (SP+1) для возможного считывания.

При записи (считывании) двухбайтных операндов в восьмиразрядную память SP последовательно инкрементируется (декрементируется) дважды SP+2 (SP-2). При этом запись (считывание) осуществляется побайтно в две соседние ячейки: в М(SP), М(SP+1) – при считывании, в М(SP-1), М(SP-2) – при записи. Содержимое ячеек М(SP) и М(SP+1) определяет информацию в вершине стека (SГ), которая загружается в РС или РОН при чтении стековой памяти.


2. Оптические накопители

Массово компакт-диск постоянной памяти СD-RОМ выпускается с 1988 г. как накопитель информации емкостью 650 Мб. На данный момент существует несколько стандартов CD-ROM – это AAD, DDD, ADD. "A" обозначает аналоговую (Analog) форму, "D" – цифровую (Digital).

Компакт - диски CD-ROM изготавливаются толщиной 1.2 мм с внешним диаметром 12 см, с внутренним отверстием 15 мм из полимерного материала, который покрыт с нижней стороны пленкой из сплава алюминия. Эта пленка является носителем информации, которая после записи защищается дополнительным слоем лака.

Изготовление дисков происходит в несколько стадий, включающих:

-запись выжиганием лазерным лучом штрихов ("засечка", пит) в течение более 1.5 часов на мастер-диск;

-получение с мастер-диска копий матриц из твердого металла;

-изготовление копии рабочих дисков путем оттиска (штамповки) матрицами.

В результате оттиска на поверхности диска остается спиральная дорожка шириной 0.6 мкм с расстоянием между витками 1.6 мкм с углублениями в виде штриха 0.12 мкм с ТРI = 16 000. Дорожка начинается вблизи центрального отверстия и оканчивается в 5 мм от внешнего края. Длина спирали достигает 5 км.

В каждом блоке записано 2 352 байта. Из них 2 048 полезных и 288 контрольных, которые используются для восстановления данных ("провалов" из-за царапин, сора) длиной до 1 000 бит, 16 для синхронизации. Контрольные биты позволяют избежать ошибок с вероятностью 10-25. Двигатель положения (D2) предназначен для перемещения подвижной каретки (ПК) с зеркалом и фокусирующей линзой к нужному витку спиральной дорожки по командам встроенного микропроцессора.

Полупроводниковый лазер (ППЛ) излучает инфракрасный луч с длиной волны в 4 раза превышающей глубину штриха. Этот луч проходит через разделительную призму (РП), отражаясь от зеркала (3). Затем через фокусирующую линзу (ФЛ1) он точно направляется на дорожку и отражается от нее с разной интенсивностью в зависимости от штриха или плато. Поскольку диаметр светового пятна, формируемого на дорожке лазерным лучом, больше, чем размер штриха, при одновременном отражении луча от дна штриха и основной поверхности м/у отраженными волнами возникает гасящая интерференция, интенсивность отраженного луча уменьшается. При отсутствии штриха световое пятно отражается одинаково, интерференция не происходит, интенсивность отраженного луча сохраняется. Отраженный от дорожки луч воспринимается фокусирующей линзой (ФЛ1) и через РП и фокусирующую линзу (ФЛ2) воспринимается фотодатчиком (ФД), который преобразует оптические сигналы в электрические. Электрический сигнал, снимаемый с ФД при просмотре штриха в CD, принимается за логическую единицу. Электрические сигналы передаются затем в звуковую плату или в ОЗУ. При передаче в звуковую плату (карту) цифровые последовательности преобразуются в аналоговые сигналы, усиливаются и могут быть прослушаны через наушники или динамики.

0

Б И Л Е Т № 2

1. Системы Счисления(СС)

Способ представления чисел посредством знаков называется системой счисления (СС). Для кодирования информации в ЭВМ используются позиционные СС, в которых значение любого символа (цифры) определяется его позицией или расположением в представлении числа. Любое действительное число можно представить в позиционной системе счисления в виде степенного ряда Х = (x m km + xm-1km-1 + + x1k1 + x0k0 + x-1k-1 + + x-n k-n),где kоснование системы счисления (k  2, целое положительное число); xi – цифры (xi  {0, 1, …, k-1}); i – номер позиции (разряд) числа, ki – вес цифры. Так как в вычислениях часто используется одинаковое основание, то оно не присутствует в записи числа, а число без весовых коэффициентов ki представляется в виде X = xmxm-1 x1x0, x-1 x-n ,

где целая часть числа отделяется от дробной запятой. С целью упрощения записи числа в нем опускают запятую для целых чисел и индексы i, определяющие вес цифры в представлении числа. Для того чтобы отличить числа различных СС, их в конце помечают цифрами или символами основания, например, 506(8), 506,Аh – числа восьмеричной и шестнадцатеричной систем счисления.

Определим диапазон представления числа в (m+n+1)- разрядной сетке. Для этого вычислим максимальное число без знака, которое можно разместить в этой сетке в k-й СС. Подставляя в разряды наибольшую цифру в представлении числа в виде степенного ряда, получим

.

В данном выражении есть сумма членов геометрической прогрессии, которая равна значению .Подставляя это значение в выражение Xmax, получим Xmax = km+1k-n,где (m+1) – число разрядов целой части числа без знака, а n – дробной. Тогда с учетом знака диапазон представления чисел X будет определяться выражением - (km+1k-n)  X  + (km+1k-n).

В этом диапазоне может быть размещено наименьшее отличное от нуля число без знака

Xmin = k-n.Число различных цифр, которое можно разместить в (m+n+1)-разрядной сетке без знака, включая и нуль, можно определить из выражения.
  1   2   3   4



Скачать файл (690.5 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации
Рейтинг@Mail.ru