Logo GenDocs.ru

Поиск по сайту:  


Загрузка...

Исследование логических элементов и устройств (триггеры) - файл 1.doc


Исследование логических элементов и устройств (триггеры)
скачать (136 kb.)

Доступные файлы (1):

1.doc136kb.09.12.2011 05:45скачать

содержание
Загрузка...

1.doc

Реклама MarketGid:
Загрузка...
ФЕДЕРАЛЬНОЕ АГЕНСТВО ПО ОБРАЗОВАНИЮ

Государственное образовательное учреждение высшего профессионального образования

«Санкт-Петербургский государственный электротехнический университет

«ЛЭТИ» им. В.И.Ульянова (Ленина)»

(СПбГЭТУ)


Факультет электроники
Кафедра микроэлектроники

Отчет

по лабораторной работе № 4

дисциплины «Микросхемотехника»
Исследование логических элементов

и устройств




Выполнил:

Проверил:

студент гр.6209

Изумрудов О. А.

Матюшкин Л. Б.

Дата ___________




Подпись___________



Санкт-Петербург

2009 г.

Цель работы: ознакомление с основными характеристиками простейших логических микросхем, основами синтеза сложных логических элементов и триггеров, логических функций.
^ Краткие теоретические сведения
Логические элементы допускают в качестве значений входных и выходных напряжения лишь два уровня – «высокий» и «низкий». В схемах «положительной логики «высокий» уровень напряжения соответствует логической «1», а «низкий» – логическому «0»; в схемах «отрицательной» логики – наоборот. В частности, в транзисторно-транзисторной логике (ТТЛ) напряжение логического «0» не превышает 0,4 В, а напряжение логической «1» не менее 2,4 В.

Логические элементы реализуют простейшие функции или систему функций алгебры логики (алгебры Буля). Простейшими функциями алгебры логики являются функции НЕ, И, ИЛИ, получившие название «логическое отрицание» (инверсия), «логическое умножение», «логическое сложение». Для реализации этих функций используются специальные логические элементы.

С использованием функционально полного набора базовых элементов НЕ, И, ИЛИ можно реализовать любые логические функции. Однако более распространенными являются функционально полные комбинированные элементы ИЛИ-НЕ, И-НЕ, И-ИЛИ-НЕ и др. На практике в одном корпусе микросхемы встречаются комбинации различных элементов, что позволяет с меньшими затратами реализовывать более сложные логически функции.

При синтезе сложных логических устройств с ограниченным набором элементов часто бывает целесообразно учесть тождественность преобразования логических схем. Их эквивалентность проверяется по таблицам истинности.

На логических элементах могут быть построены цифровые схемы с памятью, обеспечивающие хранение двоичной информации. Такие схемы имеют два устойчивых состояния равновесия, и на их основе образуются ячейки памяти, или бистабильные ячейки (БЯ). В зависимости от длительности хранения различают статические и динамические ячейки памяти. Статические ячейки памяти могут хранить информацию сколь угодно долго, а в динамических ячейках необходимо периодически восстанавливать записанную информацию.

Бистабильные ячейки образуются из двух соединенных последовательно и охваченных положительно обратной связью логических элементов инвертирующего типа. Вместе со схемой управления БЯ образует триггер – одноразрядный элемент памяти статических запоминающих устройств (ЗУ). Наиболее распространенными являются триггеры RS, D, T, JK.

Триггер RS-типа имеет два входа. По входу S он устанавливается в «1», по входу R - в «0». Одновременная подача сигналов установки S и сброса R не раз­решается, так как триггер переходит в состояние неустойчивого равновесия.

Триггер D-типа имеет один вход. Состояние входа повторяется на выхо­де триггера, но с задержкой на один период тактового сигнала.

Триггер Т-типа называется счетным. Он имеет один вход и изменяет свое состояние с приходом каждого входного сигнала.

Триггер JK-типа является универсальным. Подобно RS-триггеру, он име­ет два входа: Jвход установки «1» и К - вход установки «0» или сброса. В отличие от RS -триггера, JK -триггер не имеет запрещенных состояний по вхо­ду. При поступлении одинаковых сигналов на входы J и К триггер просто изменяет свое состояние на противоположное.

Обработка результатов и расчет параметров
1. Исследование статического RS-триггера.
Простейшим из рассмотренных триггеров является статический триггер RS-типа. Триггер на элементах ИЛИ-НЕ (рис. имеет прямые входы R и S; триггер на элементах И-НЕ – инверсные. Соберем схему RS-триггера на элементах 2ИЛИ-НЕ, 2И-НЕ, проверим их работоспособность и составим экспериментальные таблицы истинности (Табл. 1).




а)


б)

Рис. 1. Принципиальные схемы исследования RS-триггеров

на элементах «ИЛИ-НЕ», его стандартное обозначение (а) и на элементах «И-НЕ» (б).



Таблица 1

Экспериментальная таблица истинности статических триггеров RS-типа

Вход

Выход

R

S

И-НЕ

ИЛИ-НЕ

Q

НЕ Q

Q

НЕ Q

0

0

Запрещено

Без изменения

0

1

0

1

1

0

1

0

1

0

0

1

1

1

Без изменения

Запрещено

На основании таблицы состояний могут быть записаны характеристические уравнения, описывающие работу RS-триггеров.
Для И-НЕ: Qn+1 = R (~S + Qn).

Для ИЛИ-НЕ: Qn+1 = ~R (S + Qn).
Степени Q учитывают, что установившееся состояния триггера зависит от состояния, в котором триггер находился до поступления входных сигналов.
^ 2. Исследование синхронного RS-триггера.
Установочные входные сигналы на триггеры могут подаваться в произвольные моменты времени, переводя триггер в определенное состояние (такие триггеры называются асинхронными), или поступать на вход триггера синхронно с сигналами тактовой частоты (частотой синхронизации). В этом случае изменение состояния триггера происходит только при совпадении во времени сигнала установки и сигнала тактовой частоты (синхронный триггер).

Наибольшее распространение в цифровой технике получили синхронные триггеры, которые имеют специальный синхронизирующий вход C. На рис. 2. Приведена схема исследования синхронного RS-триггера и его условное обозначение. В соответствии с экспериментом составим таблицу переключений триггера.






Рис. 2. Принципиальная схема исследования синхронного RS-триггера

в статическом режиме и его условное обозначение.



Таблица 2

Экспериментальная таблица истинности синхронного триггера RS-типа

Вход

Выход

C

R

S

Q

НЕ Q

0

0

0

Без изменения

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

0

1

1

0

0

1

1

1

1

Запрещено

3. Исследование T-триггера
Триггер Т-типа, часто называемый счетным триггером, может выполнять лишь одну функцию – деление частоты поступающих на счетный вход импульсов на два (рис. 4). Триггер RS (рис. 2) легко может быть преобразован в более сложный T-триггер (рис. 3). Здесь входные сигналы RS-триггера подаются на вход двух логических элементов И, управляющих входными сигналами R и S бистабильной ячейки RS-триггера. В зависимости от текущего состояния триггера сигнал поступает только на один вход: R или S. Входной сигнал C всякий раз осуществляет переключение RS-триггера.





^ Рис. 3. Принципиальная схема исследования T-триггера

в динамическом режиме и его условное обозначение.





^ Рис. 4. Временная диаграмма T-триггера на частоте 1 кГц. Сверху показан входной сигнал, снизу – выходной. Сигналы смещены относительно друг друга,

чтобы показать как произошло деление частоты.




Характеристическое уравнение ^ T-триггера имеет вид:

Qn+1 = ~T Qn + T (~Q)n.

4. Исследование D-триггера
Триггер D (рис. 5) выполняет функцию задержки информации, поступающей на управляющий вход на один такт синхросигналов, поэтому такие триггеры называются синхронными. После поступления тактового импульса синхронизации D-триггер устанавливается в состояние соответствующее входу D.





^ Рис. 5. Принципиальная схема исследования D-триггера

в динамическом режиме и его условное обозначение.




^ Рис. 6. Временная диаграмма D-триггера. Частота на входе С равна1 кГц (сверху),

частота синхроимпульсов на входе D – 400 Гц (посередине).

На выходе Q (внизу) мы видим, как происходит задержка.




Характеристическое уравнение ^ D-триггера имеет вид:

Qn+1 = D.
5. Исследование JK-триггера
Триггер JK является наиболее распространенным синхронным триггером. Вход J служит для установки «1», вход K – для установки «0».

Отличие JK-триггера от RS-триггера заключается в том, что он не имеет запрещенных комбинаций входных сигналов и при J = K = «1» меняет значения выходных сигналов на противоположные (Табл. 3). Это позволяет использовать его как счетный T-триггер.







Рис. 6. Принципиальная схема исследования JK-триггера

в динамическом режиме и его условное обозначение.


Таблица 3

Экспериментальная таблица истинности JK-триггера

Вход

Выход

C

J

K

Q

НЕ Q

0

0

0

Без изменения

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

0

1

1

1

0

1

0

1

1

1

Противоположное



Характеристическое уравнение T-триггера имеет вид:

Qn+1 = J (~Q)n + (~ K) Qn.


Выводы:
1. Различные типы рассмотренных триггеров позволяют сохранять информацию, производить деление частоты сигнала и осуществлять его задержку.

2. Из рассмотренных примеров следует, что триггеры RS и D с одной стороны, и триггеры T, JK – с другой, различаются тем, что первые меняют свое состояние только под действием входных сигналов, а вторые используют выходные сигналы для воздействия на свои входы.

3. Как можно видеть в таблице истинности ^ JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К. То есть этот вид триггера не только лучше RS ввиду отсутствия запрещенных состояний, но его можно использовать как базовую структуру для других триггеров.


Скачать файл (136 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации
Рейтинг@Mail.ru