Logo GenDocs.ru

Поиск по сайту:  


Загрузка...

Ответы на экзаменационные билеты - файл 1.doc


Ответы на экзаменационные билеты
скачать (2652 kb.)

Доступные файлы (1):

1.doc2652kb.16.11.2011 19:10скачать

содержание
Загрузка...

1.doc

  1   2   3   4
Реклама MarketGid:
Загрузка...


1.

Условимся понимать под вычислительной системой взаимосвязанную совокупность средств обработки и средств передачи данных.

б) Классификация вычислительных систем

Конкретизация построения указанной совокупности средств и соотношения их составляющих дают множество вариантов вычислительных систем. В таком случае, начальным шагом их изучения выступает классификация.

Исторически сложились следующие типы вычислительных систем:

    1. обычные ЭВМ;

    2. вычислительные комплексы (ВК);

    3. терминальные комплексы (ТК);

    4. вычислительные сети (ВС).

Подробное изучение перечисленных систем будет осуществляться в дальнейшем. Не останавливаясь на технических подробностях их построения, отметим, что классификация может проводиться по-разному.

В качестве первого классификационного признака определим характер пространственного расположения элементов этих систем. Тогда вычислительные системы можно разделить на сосредоточенные (ЭВМ и ВК) и распределенные (ТК и ВС).

Если же в качестве классификационного признака принять способность к одновременному решению нескольких задач пользователей, то классификация изменится. В этом случае выделяют обычные (ЭВМ и ТК) и параллельные (ВК и ВС) системы.

Возможны и некоторые обобщения. Например, ТК на базе ВК или ВС, в составе которой встречаются в се перечисленные ранее отдельные системы.

С другой стороны, заслуживает внимания и детальное рассмотрение некоторых классов вычислительных систем. Тогда классификация продолжается «вглубь» каждого из классов. Так вычислительные комплексы разделяют на многопроцессорные (МПВК) и многомашинные (ММВК), а вычислительные сети в самом общем случае делят на глобальные (ГВС) и локальные (ЛВС).

Возможны и другие подходы к выделению отдельных классов вычислительных систем. Конкретный вариант классификации обычно связан с определенной целью их изучения.


2

2. Понятие архитектуры вычислительных систем

Термин «архитектура» вычислительных систем не является однозначным и устоявшимся. Это понятие довольно широкое, многоплановое и развивающееся. Вот некоторые его толкования.

Архитектура – это описание вычислительной системы на некотором общем уровне, включающем описание пользовательских возможностей программирования, системы команд и средств пользовательского интерфейса, организации памяти и системы адресации, операций управления и ввода-вывода и т.д.

Архитектура – это совокупность свойств вычислительной системы, существенных для программиста и конечного пользователя.

Архитектура – это общее описание структуры и функций вычислительной системы на уровне, достаточном для понимания принципов ее работы.

Архитектура – совокупность общих технических решений на построение вычислительной системы.

Список этих определений остается открытым. Тем не менее, даже столь малое перечисление показывает, что под архитектурой принято понимать общее описание системы.

Реализация архитектуры, например, на компьютерах одного семейства, может быть различной, но все машины этого семейства должны быть способны выполнять одну и ту же программу (по крайней мере, «снизу-вверх»). Конкретные реализации могут отличаться как на уровне физических компонентов аппаратных средств, так и на уровне организации подсистем (например, микропрограммирование вместо жесткой логики), а чаще всего различия имеют место на обоих уровнях. Те или иные реализации могут существенно отличаться друг от друга по производительности и стоимости. Детали реализации, невидимые для пользователя (например, кэш-память), не оказывают влияния на архитектуру. Общность архитектуры разных систем обеспечивает их совместимость с точки зрения пользователя.

В контексте разработки вычислительной системы и проектирования ее аппаратных средств термин «архитектура» используется для описания принципов действия, конфигурации и взаимного соединения основных логических элементов.

Разграничим понятия «архитектура» и «структура» вычислительной системы. В обыденном понимании они представляются тождественными, что не является корректным. Традиционно под структурой любой системы понимают состав ее элементов и характер связей между ними. Таким образом, применительно к вычислительным системам, термин «структура» является более узким. Это означает, что структуру вычислительной системы правомерно рассматривать как составную часть ее архитектуры.


3.

3. Принципы программного управления

В основе архитектуры современных вычислительных систем лежат базовые принципы, предложенные фон-Нейманом для построения «универсального вычислителя». Они получили название «принципы фон-Неймана» или «принципы программного управления».

Информация в ЭВМ кодируется в двоичной форме и разделяется на элементы, называемые словами.

Разнотипные слова информации (команды и данные) хранятся в одной и той же памяти и различаются по способу использования, но не кодирования.

Слова размещаются в ячейках памяти и идентифицируются номерами ячеек, называемых адресами слов.

Алгоритм вычислений представляется в виде последовательности управляющих слов, называемых командами. Команда определяет наименование операции и слова информации (данные), участвующие в операции. Алгоритм, представленный в терминах машинных команд, называется программой.

Выполнение вычислений, предписанных алгоритмом, сводится к последовательному выполнению команд в порядке, однозначно определяемом программой.

В ходе вычислений команды и данные, могут подвергаться преобразованиям.


4-5.

4. Каноническая ЭВМ

Для того чтобы «универсальный вычислитель» мог работать в соответствии с указанными принципами, он должен содержать в своем составе следующие компоненты.

Арифметико-логическое устройство (АЛУ). Оно предназначено для выполнения арифметических и логических операций над данными (операндами) и формирования исполнительных адресов операндов.

Устройство управления (УУ) предназначено для организации автоматического выполнения программы путем координации работы всех устройств. Устройство управления вырабатывает сигналы управления, посылаемые в определенные моменты времени в другие устройства.1

Запоминающее устройства (ЗУ). Его назначение – хранение программ и данных. Данные условно можно разделить на исходные, промежуточные и результирующие.

Устройство ввода (УВв) предназначено для занесения в ЗУ программ и исходных данных.

Устройство вывода (УВыв) служит для извлечения из ЗУ результатов вычислений.

Объединение перечисленных устройств линиями связи (информационными и управляющими) дает схему так называемой «канонической ЭВМ» (рис.1).



Рис.1. Структура канонической ЭВМ

В современных ЭВМ АЛУ и УУ конструктивно объединены. Они образуют основное устройство компьютера – процессор.


7.

1. Организация процессора

а) общие положения

Понятие процессор является многоплановым. В самом общем случае это вычислительное устройство. Существует несколько типов процессоров, например центральный процессор (ЦП), процессор ввода-вывода (ПВВ), вспомогательный процессор (сопроцессор), цифровой процессор обработки сигналов (ЦПОС) и т.д. Обычно, если не подразумевается определенная специализация, то имеется в виду именно ЦП. Это основной рабочий элемент ЭВМ. В его состав входят арифметико-логическое устройство и устройство управления. Иногда в состав ЦП включают ту часть оперативной памяти, которая используется для хранения команд и данных при текущем исполнении процессором2.

Процессор (центральный процессор, ЦП) – программно-управляемое устройство, осуществляющее процесс обработки цифровой информации, управление этим процессом и координацию работы всех устройств компьютера. Процессор, построенный на одной или нескольких больших интегральных схемах (БИС), называют микропроцессором (МП).

Многообразие процессоров не дает возможность указать их типовую структуру. Поэтому ограничимся перечислением основных компонентов, присущих любому процессору.

Как отмечалось, в состав процессора входят АЛУ и УУ.

Для кратковременного хранения записи и выдачи информации, непосредственно используемой в вычислениях, в процессоре имеется процессорная память, состоящая из специализированных ячеек – регистров. Регистры временно хранят данные ограниченного размера. Состоят из разрядов, способных записывать, запоминать и считывать слова, команды, двоичные числа и т.д. Обычно регистр имеет ту же разрядность, что и машинное слово.

Регистр, накапливающий данные, называют аккумулятором. Регистр, способный перемещать содержимое своих разрядов, называют сдвиговым. Некоторые регистры служат счетчиками.

Основными регистрами обычно считают:

регистр команд, служащий для размещения исполняемой команды;

счетчик адреса команды – регистр, содержимое которого увеличивается на единицу в момент в момент выбора из памяти очередной исполняемой команды или заменяется на содержимое адресной части команды перехода

регистр адреса, который содержит адрес ячейки памяти, из которой будет считана команда (операнд) или записан результат обработки;

регистр числа содержит операнд выполняемой команды;

регистр данных (регистр общего назначения), используемый в качестве буфера между памятью и остальными регистрами процессора. Именно через него пересылаются в процессор команды (операнды) и передаются в память результаты обработки.

регистры общего назначения – общее название для регистров данных.

сумматор – регистр, осуществляющий операции арифметического и логического сложения чисел или битовых строк, представленных в прямом или обратном коде.

Данные между регистрами передаются по шинам. Обычно шиной называют совокупность параллельных линий, каждая из которых предназначена для передачи соответствующего бита из разряда регистра.

Основными характеристиками процессора являются:

1) разрядность;

Разрядность шины данных – количество разрядов, над которыми одновременно могут выполняться операции. Разрядность шины адреса определяет его адресное пространство. Под адресным пространством понимают максимальное количество ячеек памяти, которое может быть непосредственно адресовано процессором.

2) рабочая тактовая частота;

Поскольку каждая команда выполняется за несколько тактов, то этот параметр во многом определяет быстродействие процессора.

3) состав инструкций;

Это перечень и характер команд, выполняемых процессором.

4) размер внутренней памяти (кэш-памяти);

Кэш-память может быть двухуровневой. Первый уровень (L1)– память, находящаяся внутри основной микросхемы процессора, и работающая на полной частоте процессора. Второй уровень (L2) – память, размещаемая в отдельном кристалле и работающая на полной или половинной частоте процессора.

5) конструктивное исполнение;

6) рабочее напряжение.

Иногда понятие «процессор» применяют к программным продуктам, например, текстовый процессор, табличный процессор и т.п. В рамках изучаемой дисциплины речь пойдет о процессоре, как аппаратном компоненте ЭВМ.


6.

Порядок выполнения команд в ЭВМ

Любая команда ЭВМ содержит код операции (КОп) – какое действие необходимо выполнить, и операнды – данные, над которыми это действие будет выполнено. Поскольку, исходя из принципов программного управления, данные хранятся в одной памяти с командами, то вместо самих операндов в структуре команды указываются их адреса:

 КОп  А1  А2 … Аn .

Системы команды ЭВМ могут различаться по количеству операндов, точнее – их адресов. Например, трехадресные, двухадресные, одноадресные. Возможны безадресные команды.

Типовые структуры команд различной адресности:

а) трехадресная команда:  КОп  А1  А2  А3 ;

б) двухадресная команда:  КОп  А1  А2 ;

в) одноадресная команда:  КОп  А1 .

Для понимания порядка выполнения команд в ЭВМ имеет смысл более подробно рассмотреть состав некоторых устройств канонической ЭВМ.

Арифметико-логическое устройство, устройство управления и запоминающее устройство принято относить к центральным устройствам ЭВМ, а устройство ввода и устройство вывода – к внешним (периферийным) устройствам. Условимся считать такое разделение справедливым в рамках рассмотрения канонической ЭВМ. В реальных машинах названным устройствам соответствуют довольно многочисленные образования. Например, запоминающее устройство представляется иерархической системой устройств. Из них некоторые (оперативную память) относят к центральным устройствам, а другие (накопители) – к внешним.

Укрупненный состав центральных устройств ЭВМ и связи между ними при осуществлении информационного взаимодействия показаны на рис.2.



Рис.2. Укрупненная схема центральных устройств ЭВМ

Устройство управления.

Для приема и хранения очередной выполняемой ЭВМ команды в состав УУ включен регистр команд (РК). Таким образом, РК предназначен для хранения выполняемой команды.

Функция формирования адреса (места расположения в ОП) следующей команды возлагается на счётчик адреса команд (СчАК).

Дешифратор кода операции УУ (ДшО) обеспечивает расшифровку кода операции (КОП), указанного в команде, размещаемой в РК.

Генератор сигналов управления УУ (ГСУ) служит для выработки последовательности сигналов управления, соответствующих коду операции (КОП).

Оперативная память.

Оперативная память обычно включает в себя: накопитель, регистр адреса (РА), регистр числа (РЧ) и местное устройство управления (МУУ), которое на рис.2 не показано.

Накопитель состоит из ячеек для хранения информации. Для записи в ОП данного, адрес ячейки, в которую его надо поместить, заносится в регистр адреса (РА) ОП, а сама единица данных - в регистр числа (РЧ) ОП. По сигналу "запись" местное устройство управления ОП вырабатывает последовательность управляющих сигналов, с помощью которых данное из РЧ переписывается в ячейку накопителя ОП, адрес которой указан в РА. По сигналу "чтение", необходимо в РА послать адрес ячейки, где хранится данное, а в МУУ ОП - сигнал "чтение". МУУ ОП вырабатывает сигналы, под управлением которых данное из ячейки накопителя будет считано в регистр числа (РЧ).

Таким образом, РЧ предназначен для временного хранения информации перед записью в ячейку накопителя или после считывания из нее. Количество разрядов в РЧ определяется разрядностью накопителя.

РА предназначен для временного хранения адреса ячейки накопителя, к которой производится обращение для записи или считывания информации. Разрядность РА должна быть достаточной для задания адресов всех ячеек накопителя.

Арифметико-логическое устройство.

Для выполнения всех арифметических операций в составе АЛУ имеется сумматор (См). Для размещения операндов, над которыми необходимо произвести операцию, в АЛУ имеется два входных регистра – Р1 и Р2. Регистр Р3 предназначен для временного хранения результата выполненной операции. Местное устройство управления (МУУ) формирует сигналы управления регистрами и сумматором в процессе выполнения операции в АЛУ.

Рассмотрим порядок обработки данных в ЭВМ по командам. Различные команды требуют для своего выполнения различные интервалы времени. Интервал времени, в течение которого выполняется одна типовая команда, называется рабочим циклом. Типовой считают команду, выполняющую арифметическую операцию над двумя операндами. Цикл, выполняющий такую команду, называется типовым рабочим циклом ЭВМ.

Рабочий цикл делят на шаги. Шаг - это время, в течение которого ЭВМ выполнит вполне завершенные действия.

Рабочий цикл ЭВМ состоит из следующих пяти шагов:1. Чтение команды.2. Чтение первого операнда.3. Чтение второго операнда.4. Выполнение операции.5. Запись результата.

Исходное расположение информации в элементах ЭВМ перед выполнением типовой команды следующее:

- программа и исходные данные размещены в ОП;

- адрес, по которому в ОП размещена первая команда программы находится в СчАК (счетчике адресов команд).

Типовой цикл выполнения команды следующий:

Шаг 1. Чтение команды. Код адреса команды из СчАК поступает в РА ОП. Генератор сигналов управления (ГСУ) посылает в ОП управляющие сигналы пуска в режиме чтения. В накопителе ОП выбирается ячейка с указанным в РА адресом и из нее считывается информация в регистр числа (РЧ) ОП, т.е. первая команда программы. Команда из РЧ по сигналу из ГСУ пересылается в регистр команд (РК), где хранится до конца цикла. В СчАК добавляется единица для подготовки адреса ячейки ОП с очередной командой программы.

Шаг 2. Чтение первого операнда. Адрес первого операнда (А1) из РК УУ пересылается в РА ОП. ОП запускается в режим чтения. Считанный в РЧ ОП операнд пересылается в Р1 АЛУ.

Шаг 3. Чтение второго операнда. Адрес второго операнда (А2) из РК УУ пересылается в РА ОП. ОП запускается в режим чтения. Считанный в РЧ ОП операнд пересылается в Р2 АЛУ.

Шаг 4. Выполнение операции в АЛУ. По расшифрованному с помощью дешифратора операции УУ (ДшО) коду операции (КОП), генератором сигналов управления (ГСУ) УУ вырабатывается сигнал на выполнение арифметической операции и запускается АЛУ. В сумматоре АЛУ производится арифметическая операция над содержимым Р1 и Р2. Результаты помещается в РЗ АЛУ.

Шаг 5. Запись результата. Результат из РЗ пересылается в РЧ ОП. На РА ОП подается А1 (т.к. при выполнении операции над двумя операндами результат помещается на место одного из операндов). ОП запускается в режим записи и по А1 записывается результат.

Далее ЭВМ автоматически переходит на выполнение первого шага цикла и начинает выполнение следующей команды программы.


8.

б) Классификация современных процессоров для персональных компьютеров (микропроцессоров).

Эволюционно сложилось четыре класса процессоров:

CISC (Complex Instruction Set Command) – процессор с полным набором команд;

RISC (Reduced Instruction Set Command) – процессор с сокращенным набором команд;

MISC (Minimum Instruction Set Command) – процессор с минимальным набором (длинных) команд, за счет чего существенно повышается быстродействие;

VLIW (Very Large Instruction Word) – процессор, работающий со сверхдлинными командами.

Первый класс соответствует традиционной архитектуре, при которой процессор обладает исчерпывающим набором команд, имеющих различную длину, методы адресации и требующих сложных электронных цепей для кодирования и исполнения. По мере развития этих процессоров в них воплощались все более сложные и полные системы команд. Анализ работы таких процессоров показал, что около 80% времени приходится на выполнение примерно 20% от полного набора команд. Это послужило причиной оптимизации выполнения небольшого набора наиболее часто исполняемых команд.

Второй класс процессоров характеризуется следующим:

упрощенный набор команд одинаковой длины;

выполнение большинства команд за один такт процессора;

отсутствие макрокоманд, усложняющих структуру процессора и уменьшающих скорость его работы;

уменьшение числа способов адресации памяти, например, отсутствие косвенной адресации и т.д.

Изменение архитектуры процессора привело модификации топологии микросхемы. В частности, увеличилось число регистров, что позволило снизить обращение к ОП и повысить скорость вычислений.

Третий класс процессоров появился в результате реализации следующей идеи: укладка нескольких команд в одно слово (128 бит). Оперируя с одним словом, процессор может обрабатывать сразу несколько команд. Это позволяет работать одновременно с несколькими потоками данных.

Четвертый класс процессоров базируется на следующее положение. Создается специальный компилятор планирования, который перед выполнением программы и выявляет группу команд, которые могут выполняться параллельно. Каждая группа образует одну сверхдлинную команду. Таким образом, в течение одного такта выполняется группа коротких команд.


9.

^ УСТРОЙСТВО УПРАВЛЕНИЯ

Устройство управления (УУ) является функционально наиболее сложным устройством ПК – оно вырабатывает управляющие сигналы, поступающие по кодовым шинам инструкций (КШИ) во все блоки машины. Упрощенная функциональная схема УУ показана на рис.



регистр команд – запоминающий регистр, в котором хранится код команды:

код выполняемой операции (КОП) и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части МП, в блоке регистров команд;

дешифратор операций – логический блок, выбирающий в соответствии с поступающим из регистра команд кодом операции (КОП) один из множества имеющихся у него выходов;

постоянное запоминающее устройство (ПЗУ) микропрограмм хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК процедур обработки информации. Импульс по выбранному дешифратором операций в соответствии с кодом операции проводу считывает из ПЗУ микропрограмм .необходимую последовательность управляющих сигналов;

узел формирования адреса (находится в интерфейсной части МП) – устройство, вычисляющее полный адрес ячейки памяти (регистра) по реквизитам, поступающим из регистра команд и регистров МПП;

кодовые шины данных, адреса и инструкций – часть внутренней интерфейсной шины микропроцессора.

В общем случае УУ формирует управляющие сигналы для выполнения следующих основных процедур:

выборки из регистра-счетчика IP (см. рис. 8.3) адреса команды МПП и адреса ячейки ОЗУ, где хранится очередная команда программы;

выборки из ячеек ОЗУ кода очередной команды и приема считанной команды в регистр команд;

расшифровки кода операции и признаков выбранной команды;

считывания из соответствующих расшифрованному коду операции ячеек ПЗУ микропрограмм управляющих сигналов (импульсов), определяющих во всех блоках машины процедуры выполнения заданной операции, и пересылки управляющих сигналов в эти блоки;

считывания из регистра команд и регистров МПП отдельных составляющих адресов операндов (чисел), участвующих в вычислениях, и формирование полных адресов операндов;

выборки операндов (по сформированным адресам) и выполнения заданной операции обработки этих операндов;

записи результатов операции в память;

формирования адреса следующей команды программы.


10.

^ АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций преобразования информации. Функционально в простейшем варианте АЛУ (рис. 8.2) состоит из двух регистров, сумматора и схем управления (местного устройства управления).



Сумматор – вычислительная схема, выполняющая процедуру сложения поступающих на ее вход двоичных кодов; сумматор имеет разрядность двойного машинного слова.

Регистры – быстродействующие ячейки памяти различной длины: регистр 1 имеет разрядность двойного слова, а регистр 2 - разрядность слова. При выполнении операций в регистр 1 помещается первое число, участвующее в операции, а по завершении операции – результат; в регистр 2 – второе число, участвующее в операции (по завершении операции информация в нем не изменяется). Регистр 1 может и принимать информацию с кодовых шин данных, и выдавать информацию на них; регистр 2 только получает информацию с этих шин.

Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства управления и преобразуют их в сигналы для управления работой регистров и сумматора АЛУ.

АЛУ выполняет арифметические операции «+», «-», «» и «:»только над двоичной информацией с запятой, фиксированной после последнего разряда, то есть только над целыми двоичными числами. Выполнение операций над двоичными числами с плавающей запятой и над двоично-кодированными десятичными числами осуществляется с привлечением математического сопроцессора или по специально составленным программам.

Рассмотрим в качестве примера выполнение команды умножения. Перемножаются числа 1101 и 1011 (числа для простоты взяты 4-битовыми). Множимое находится в регистре 1, имеющем удвоенную по отношению к регистру 2 разрядность; множитель размещается в регистре 2. Операция умножения требует для своего выполнения нескольких тактов. В каждом такте число из регистра 1 проходит в сумматор (имеющий также удвоенную разрядность) только в том случае, если в младшем разряде регистра 2 находится 1.

В данном примере в первом такте число 1101 пройдет в сумматор, и в этом же первом такте число в регистре 1 сдвигается на 1 разряд влево, а число в регистре 2 – на 1 разряд вправо. В конце такта после сдвигов в регистре 1 будет находиться число 11010, а в регистре 2 – число 101.

Во втором такте число из регистра 1 пройдет в сумматор, так как младший разряд в регистре 2 равен 1; в конце такта числа в регистрах опять будут сдвинуты влево и вправо так, что в регистре 1 окажется число 110100, а в регистре 2 – число 10.

В третьем такте число из регистра 1 не пройдет в сумматор, так как младший разряд в регистре 2 равен 0; в конце такта числа в регистрах будут сдвинуты влево и вправо так, что в регистре 1 окажется число 1101000, а в регистре 2 – число 1.

На четвертом такте число из регистра 1 пройдет в сумматор, поскольку младший разряд в регистре 2 равен 1; в конце такта числа в регистрах будут сдвинуты влево и вправо так, что в регистре 1 окажется число 11010000, а в регистре 2 – число 0. Поскольку множитель в регистре 2 стал равным 0, операция умножения заканчивается. В результате в сумматор последовательно поступят и будут сложены числа: 1101, 11010, 1101000; их сумма 10001111 (143 в десятичной системе) и будет равна произведению чисел 1101  1011 (13  11 десятичные ).


14.

3. Организация системы ввода-вывода

В канонической ЭВМ предполагается, что все операции, в том числе связанные с вводом и выводом данных, выполняются при непосредственном участии УУ. Попытка реализации этого положения на практике означала бы следующее. На время очередного обращения к устройствам ввода или вывода процессор должен прервать проведение вычислительных действий, чтобы вырабатывать управляющие сигналы для УВВ. Учитывая тот факт, что операции ввода-вывода относятся к числу «медленных», а их доля в процессе решения задачи пользователей может быть существенной, можно представить, что время решения было бы неоправданно большим. В таком случае естественной является попытка освободить процессор от непосредственного участия в операциях по обмену информацией между ОП и внешними устройствами. В результате подобного подхода возникла концепция, связанная с построением в ЭВМ некоторой функциональной подсистемы, названной «системой ввода-вывода».

Эволюционно сложилось два типа систем ввода вывода:

СВВ на основе процессоров ввода-вывода (ПВВ);

СВВ шинной организации.


11.

2. Организация памяти ЭВМ

а) общие сведения

Память или запоминающее устройство (ЗУ) предназначена для размещения (хранения) программ и данных. На схеме канонической ЭВМ ЗУ представлено одним блоком. Однако организация эффективного хранения данных по критерию «емкость – быстродействие – стоимость» требует представления памяти как многоуровневой иерархической системы. Оставив за рамками рассмотрения собственную память отдельных компонентов компьютера, например, процессора, обозначим эту иерархию сверху-вниз»: сверхоперативное запоминающее устройство (СОЗУ) или кэш-память – основная или оперативная память (ОП) – внешняя память (ВП), состоящая из набора внешних запоминающих устройств (ВЗУ) или накопителей информации3.

ЗУ различных уровней иерархии имеют разные значения характеристик. Наиболее важными характеристиками являются емкость памяти (в байтах, Кбайтах, Мбайтах, Гбайтах) и быстродействие или время доступа к данным (обычно измеряется в мс, мкс, нс). Ориентировочные значения этих характеристик приведены в таблице.

Классификация типов памяти может проводиться по разным признакам. Например, по признаку возможности изменения содержимого памяти выделяют постоянные запоминающие устройства – ПЗУ (Read Only Memory – ROM) и оперативные запоминающие устройства – ОЗУ (Random Access Memory – RAM). В свою очередь, оперативная память может быть статической (Static Random Access Memory – SRAM) или динамической (Dynamic Random Access Memory – DRAM).

б) кэш-память

в) основная память

Основная память содержит оперативное (RAM - Random Access Метогу) и постоянное (ROM - Read Only Метогу) запоминающие устройства.

Оперативное запоминающее устройство (ОЗУ) предназначено для хранения информации (программ и данных), непосредственно участвующей в вычисли­тельном процессе в текущий интервал времени. ОЗУ – энергозависимая память: при отключении напряжения питания информация, хранящаяся в ней, теряется.

Упрощенная структурная схема модуля оперативной памяти при матричной его ор­ганизации представлена на рис.

При матричной организации адрес ячейки, поступающий в регистр адреса, на­пример по 20-разрядным кодовым шинам адреса, делится на две 10-разрядные части, поступающие, соответственно, в регистр адреса Х и регистр адреса У. Из этих регистров коды полуадресов поступают в дешифратор Х и дешифра­тор У, каждый из которых в соответствии с полученным адресом выбирает одну из 1024 шин. По выбранным шинам подаются сигналы записи-считывания в ячейку памяти, находящуюся на пересечении этих шин. Таким образом адресу­ется 106 (точнее, 10242) ячеек.

Организация внешней памяти будет рассмотрена на следующей лекции

13.



Считываемая или записываемая информация поступает в регистр данных, непо­средственно связанный с кодовыми шинами данных. Управляющие сигналы, оп­ределяющие, какую операцию следует выполнить, поступают по кодовым шинам инструкций. Куб памяти содержит набор запоминающих элементов - собствен­но ячеек памяти.

Основу ОЗУ составляют микросхемы динамической памяти DRAM. Это большие интегральные схемы, содержащие матрицы полупроводниковых запоминающих элементов - полупроводниковых конденсаторов. Наличие заряда в конденсаторе обычно означает «1», отсутствие заряда – «0». Конструктивно элементы оперативной памяти выполняются в виде отдельных модулей памя­ти – небольших плат с напаянными на них одной или, чаще, несколькими мик­росхемами. Эти модули вставляются в разъемы – слоты на системной плате, На материнской плате может быть несколько групп разъемов – банков – для уста­новки модулей памяти; в один банк можно ставить лишь блоки одинаковой ем­кости, например, только по 16 Мбайт или только по 64 Мбайт; блоки разной ем­кости можно устанавливать только в разные банки.

Модули памяти характеризуются конструктивом, емкостью, временем обраще­ния и надежностью работы. Важным параметром модуля памяти является его надежность и устойчивость к возможным сбоям. Надежность работы современ­ных модулей памяти весьма высокая – среднее время наработки на отказ состав­ляет сотни тысяч часов, но, тем не менее, предпринимаются и дополнительные меры повышения надежности. Одним из направлений, повышающих надежность функциониро­вания подсистемы памяти, является использование специальных схем контроля и избыточного кодирования информации.

Модули памяти бывают с контролем четности (parity) и без контроля четности (non parity) хранимых битов данных. Контроль четности позволяет лишь обна­ружить ошибку и прервать исполнение выполняемой программы. Существуют и более дорогие модули памяти с автоматической коррекцией ошибок - ЕСС-па­мять, использующие специальные корректирующие коды с исправлением ошибок.

Постоянное запоминающее устройство (ПЗУ) используется для хранения неизменяемой информации: загрузочных программ операционной системы, программ тестирования устройств компьютера и некоторых драйверов базовой системы ввода-вывода (BIOS) и т. д.

К ПЗУ принято относить энергонезависимые постоянные и «полупостоянные» запоминающие устройства, из которых оперативно можно только считывать информацию, запись информации в ПЗУ выполняется вне ЭВМ в лабораторных условиях или при наличии специального программатора и в компьютере. По технологии записи информации можно выделить ПЗУ следующих типов:

микросхемы, программируемые только при изготовлении, - классические или масочные ПЗУ или ROM;

микросхемы, программируемые однократно в лабораторных условиях, - про­граммируемые ПЗУ (ППЗУ), или programmable ROM (PROM);

микросхемы, программируемые многократно, - перепрограммируемые ПЗУ, или erasable PROM (EPROM). Среди них следует отметить электрически пе­репрограммируемые микросхемы EEPROM (Electrical Erasable PROM), в том числе флеш-память.

Устанавливаемые на системной плате ПК модули и кассеты ПЗУ имеют емкость, как правило, не превышающую 128 Кбайт. Быстродействие у постоянной памяти меньшее, чем у оперативной, поэтому для повышения производительности со­держимое ПЗУ копируется в ОЗУ, и во время работы непосредственно исполь­зуется только эта копия, называемая также теневой памятью ПЗУ (Shadow ROM).

В настоящее время в ПК используются «полупостоянные», перепрограммируе­мые запоминающие устройства – флеш-память. Модули или карты флеш-памя­ти могут устанавливаться прямо в разъемы материнской платы и имеют следую­щие параметры: емкость до 512 Мбайт (в ПЗУ BIOS используются до128 К6айт), время обращения по считыванию 0,035-0,2 мкс, время записи одно­го байта 2-10 мкс. Флеш-память – энергонезависимое запоминающее устройст­во. Примером такой памяти может служить память NVRAM - Nоп Volatile RAM со скоростью записи 500 Кбайт/с. Обычно для перезаписи информации необходимо подать на специальный вход флеш-памяти напряжение программи­рования (12 В), что исключает возможность случайного стирания информации. Перепрограммирование флеш-памяти может выполняться непосредственно с гибкого диска или с клавиатуры ПК при наличии специального контроллера либо с внешнего программатора, подключаемого к ПК. Флеш-память бывает очень полезной как для создания весьма быстродействующих компактных аль­тернативных НМД запоминающих устройств – «твердотельных дисков», таки для замены ПЗУ, хранящего программы BIOS, позволяя прямо с «дискеты» обновлять и заменять эти программы на более новые версии при модерниза­ции ПК.


16.

а) Системы ввода-вывода на основе общей шины

Этот тип системы ввода-вывода стал широко применяться с переходом к мини- и микроЭВМ (первые ЭВМ с такой СВВ – PDP-8, СМ ЭВМ). Ориентация этих компьютеров на работу с широким кругом периферийных устройств, гибкость их системы ввода-вывода достигнута именно за счет шинной или магистральной организации их структур. Еди­ная магистраль обмена, по которой осуществляется передача лю­бого вида информации – адресов, данных, состояния – между лю­быми функциональными модулями, привела к существенно более простой организации обмена по сравнению с ЭВМ, использующими ПВВ. Универсальное назначение такой магистрали с точки зрения обслуживания различных модулей дало основание назвать ее общей шиной.

  1   2   3   4



Скачать файл (2652 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации
Рейтинг@Mail.ru