Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Конспект лекции по курсу - Цифровой техники и микропроцессоры - файл Cifrovaia_tehnica_microprocessori_2.doc


Конспект лекции по курсу - Цифровой техники и микропроцессоры
скачать (274 kb.)

Доступные файлы (1):

Cifrovaia_tehnica_microprocessori_2.doc680kb.17.04.2002 23:03скачать

содержание
Загрузка...

Cifrovaia_tehnica_microprocessori_2.doc

1   2   3   4   5   6   7
Реклама MarketGid:
Загрузка...



Задержками распределения сигналов в интегральных микросхемах из которых она состоит. Однако "схемный способ" следует считать "жестким" способом, так как всякое изменение системы команд требует серьезного перемонтажа всей схемы. Микропрограммный способ не обладает высоким быстродействием, но возможности "для измерения команд значительно шире и связаны, в основном, с измерением содержимого управляющей памяти. Современная технология производства полупроводниковых постоянных запоминающих устройств позволяет создать дешевые ЗУ с быстродействием, приближающимся к быстродействию логических элементов. Конечно, использование микропрограммного управления может быть экономически оправдано, в тех случаях, когда машина с "жесткой" схемой формирования управляющих сигналов не позволяет получить требуемого быстродействия. В настоящее время промышленностью вы выпускаются ЭВМ как с тем так и с другим способом формирования сигналов управления. Так в ЕС ЭВМ старшие модели с высокой производительностью имеют "схемное" формирование сигналов, а •младшие микропрограммное. Среди микропроцессорных наборов представлены и те и другие. Однако, наиболее распространены однокристальные МП с "жесткой" схемой формирования сигналов. МП с микропрограммным управлением обычно имеют секционную структуру-наращиваемую путем добавления секций. Благодаря этому имеется возможность создавать МП с заранее заданными характеристиками: разрядностью адресной и шины данных, число и содержание выполняемых команд и т.д. Типичными примерами однокристальных МП являются: 8-битовый КР580ИК80, 16-битовый KPI8IOBM86. "Типичными примерами секционных МП с микропрограммным управлением могут служить МП серий К589, К584, KPI800, KPI80I .


^ КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАНИЯ


1. Назовите основные способы адресации информации, принятые в ЭВМ.

2. Объясните различие между ними.

3. Добавьте на функциональной схеме ЭВМ необходимые узлы и элементы для реализации регистровой, относительной, базовой и косвенной адресацией.

4. Постройте диаграмму управляющих последовательностей для этих способов адресации.

5. Какой из рассмотренных способов адресации самый "быстрый", т.е. требующий минимального времени для извлечения операнда из памяти? Объясните почему?

6. Постройте ЭВМ со следующими способами адресации: прямая, непосредственная, косвенная, регистровая, базовая и списком команд, приведенном в табл. 1.1.

7. Чем отличается стековая адресация от регистровой и непосредственной?

8. В задании 6 добавьте стековую адресацию.

9. Объясните различие схемного и микропрограммного способов формирования управляющих сигналов.

10. Какие типы ЗУ используются для построения управляющей микропрограммной памяти?

11. На основании схемы на рис. I. II. и табл. 1.1. и диаграммы управляющих последовательностей на рис. 1.5 - постройте принципиальную схему ЭВМ с микропрограммным управлением. На ней можно не указывать принципиальную схему блока обработки информации.

12. Для задания пункта 11 покажите содержимое всех разрядов управляющей памяти.

13. Укажите назначение поля H (ADDR) и значение разрядов этого поля в управляющей памяти задания 11 и 12.

^ 2. ОДНОКРИСТАЛЬНЫЙ МИКРОПРОЦЕССОР С

ФИКСИРОВАННЫМ НАБОРОМ КОМАНД КР 580 НК 80 А


Типичным примером отечественного однокристального № является 8 разрядный МП КР580. Его характерными чертами являются фиксированный набор команд и, разрядность шин адреса и данных, функциональная схема МП приведена на рис.2.1. Микропроцессор состоит кз трех основных узлов: арифметико-логического устройства (АЛУ), центрального блока управления и блока регистров общего назначения,

Основу АЛУ составляет набор логических схем, которые осуществляют обработку информации в процессе ее передачи между регистрами, основным из них является регистр аккумулятор, который одновременно служит для хранения операндов результатов выполнения операции. Перед выполнением операции один из операндов помещается в буферный регистр 2 (БР2), а второй из аккумулятора (А) передается в буферный регистр 1





в к приему с шины данных. С его помощью обеспечивается согласование по скорости МП с памятью и внешними устройствами- Если, предположим, происходит обращение к устройству, которое имеет быстродействие меньше, чем Ш, то оно снимает сигнал RE/fDJi/ и МП переходит в режим ожидания, сообщая об этом сигналом W/fiT . С приходом сигнала КЕД] процессор продолжает работу.

war m -. ожидание.

hold - захват. Сигнал внешних устройств для запроси доступа к шинам адреса, данных и управления микропроцессорной системы. Захват шины происходит после очередного завершения обращения к памяти. Состояние захвата подтверждается МП путем выдачи сигнала HL] >/f . В режиме захват адресная и шина данных МП находятся в третьем - высокоимпедансном состоянии. В этом состоянии МП никаких действий не производит, продолжение действий начинается после снятия сигнала - запрос прерывания. По этому сигналу процессор завершив выполнение текущей команды способен перейти к выполнению другой программы. Необходимость в этом возникает при определенных изменениях в системе, окружающей МП. Для сообщения о том, что прерывание разрешено МП выдает сигнал подтверждения INT£ . kset - сброс. Во время действия этого сигнала программный счетчик PC обнуляется и следующая затем команда, которую № считает из памяти будет находиться по нулевому адресу.


^ ЛЕКЦИЯ 10-11. ЦИКЛ РАБОТЫ МИКРОПРОЦЕССОРА


Как у всякого процессора у МП цикл работы состоит из чтения команды и ее исполнения. Во время выборки команде извлекается из памяти и записывается в управляющий регистр IR Если команда двух или трех байтовая, то организуется необходимое число обращений к памяти второй и третий байты помещаются в регистры временного хранения информации W и Z. Во время выполнения команда дешифруется, производится обращение к памяти за операндом если необходимо производится обработка данных.

Цикл выборки и исполнения команды состоят из нескольких машинных циклов (от одного до пяти). Машинный цикл требуется всякий раз, как только происходит обращение к памяти или внешним устройствам системы. При выборе команды всегда необходим один машинный цикл на каждый байт команды. Машинный цикл состоит из 3-5 тактов синхрогенератора. Такт- наименьший промежуток времени, необходимый для выполнения элементарного действия в МП- Его длительность равна периоду поступления сигналов ФГ синхрогенератора. Начало каждого машинного цикла сообщается восьмиразрядным словом состояния процессора, которое выдается им в момент действия сигнала SYNC. МП имеет 10 различных машинных циклов:

1. FETCH (MI) - выборка команды, при выполнении этого цикла команда извлекается из памяти и помещается в управляющий регистр IR;

^ 2. MEMOR READ - чтение из памяти, этот цикл формируется во всех тех случаях, когда читаются какие-либо данные иди второй и третий байты команды;

3. MEMORY WRITE - запись в намять;

4. STACK READ - чтение стека;

^ 5. STACK WRITE - запись в стек;

6. INPUT - ввод информации от внешних устройств;

7. OUTPUT - вывод информации во внешнее устройство;

8. INTERRUPT- подтверждение прерывания;

9. HALT- подтверждение останова;

10. HALTINTERRUPT- подтверждение прерывания во время

останова.

В таблице 2.1. указано распределение сигналов состояния МП по шине данных.

Таблица 2.1

Типы машинных циклов


Разряд шины

данных

Информ. В

состоянии

Выборка

команды MI

Чтение памяти

Запись в память

Чтение стека

Запись в стек

Ввод

Вывод

Подтверждение

Прерыв.

Подтверждение

состояния

Подтверждение

Прерыв. Во

Время ост.

1

2

3

4

5

6

7

8

9

10

11

12

D0

inta

0

0

0

0

0

0

0

1

0

1

D1

W0

1

1

0

1

0

1

0

1

1

1

D2

Stack

0

0

0

1

1

0

0

0

0

0

D3

hlta

0

0

0

0

0

0

0

0

1

1

D4

out

0

0

0

0

0

0

1

0

0

0

D5

MI

1

0

0

0

0

0

0

1

0

1

D6

IN

0

0

0

0

0

1

0

0

0

0

D7

memr

1

1

0

1

0

0

0

0

1

0


Общая диаграмма управляющих последовательностей аналогична той, что приведена на рис.1.5. Каждая ветвь диаграммы состоит из нескольких машинных циклов в зависимости от содержания команды. Машинные циклы следуют один за другим. Диаграмма выполнения Машинного цикла приведена на рис, 2.2. Цикл состоит из 3-5 тактов, которые на диаграмме указаны как Т, (i=I-5). В первом такте Т т на шину данных выдается слово состояния процессора, которое сопровождается сигналом SYNC. Кроме того, в это время на адресную шину выдается адрес ячейки памяти или внешнего устройства, к которому будет производиться обращение.

В состоянии Т2 МП анализирует значение сигнала READY или^ HLTA и переходит соответственно, в состояние Тwn и w - ожидание. Если на МП поступил сигнал захвата hold, то внутренний триггер захвата устанавливается в 1 и МП переходит в режим захват, сообщая об этом сигналом HLDA на соответствующем своем выходе- При отсутствии сигнала READY МП переходит в режим ожидания так же сообщая об этом сигналом WAYT. С приходом сигнала готовности МП переходит в следующее состояние Т3. В этом состоянии характер действий определяется типом машинного цикла- При выполнении цикла M1 код операции переносится в управляющий регистр IR, а в циклах чтения из памяти, записи в память, ввода и вывода информации, осуществляется пересылка данных,

Состояния Т4 и T5 являются необязательными, и выполняются при необходимости в соответствии с содержанием команды. После такта Тз и T4 если выполнение команды не ограничивается одним машинным циклом, МП входит в следующий машинный цикл. Если же команда состоит из одного машинного цикла или выполняется последний машинный цикл команды, то начинается цикл M1 следующей команды. Во время прерывания МП в последнем такте последнего машинного цикла команды, по фазе Ф2 производится опрос входа INT, на который поступает сигнал прерывания. Если INT=1 и сигнал INTE в единичном состоянии (т.е. прерывание уже было разрешено), то в течении машинного цикла Ml приращения PC не производится и выдается сигнал INTE Сигнал INTE сбрасывается в "О" в такте t1. В этом же цикле, но в такте Тз устройство, запрашивающее прерывание выставляет код операции CALL (вызов подпрограммы) и последовательно два байта адресной части команды. Для чтения этих данных в МП последний трижды генерирует сигналы INTA и DBIN. Если сигнал HLTA в единичном состоянии, то МП будет находится в состоянии останова до тех пор, пока не поступит запрос прерывания при единичном значении сигнала INTE. В этом состоянии может происходить захват шин. Если состояние HLТА нулевое, то захват может происходить в такте Тз в цикле чтения и в такте, следующем за Тз в цикле записи.

^ КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАНИЯ


1. Чем отличается использование регистра А в МП К580 от регистра С в ЭВМ, приведенной на рис. 1.3.?

2. Изучите по имеющейся в библиотеке литературе выполнение операций десятичной арифметики.

3. Для какой цели в МП К580 служит БРОН ?

4. Постройте его функциональную схему и укажите на ней как с помощью мультиплексоров и демультиплексоров производится обмен информацией между регистрами, запись и чтение информации, её выдача на внутреннюю магистраль и адресную вину. 5- Для какой цели в МП К580 служит флаговый регистр?

6. Укажите отличив и сходство циклов работы процессора и ЭВМ,

приведенной на рис. 1.3.


ЛЕКЦИЯ 12.^ УПРАВЛЕНИЕ СИСТЕМОЙ


В состав микропроцессорной системы помимо самого микропроцессора обычно входит несколько компонентов, таких как запоминающие устройства различных типов, устройства ввода и вывода со средствами согласования, счетчики времени и т.д. Для управления всеми этими компонентами, имеющихся у МП сигналов явно недостаточно. Для решения этой задачи следует использовать слово состояние (RSW) МП, которое выдается им каждый раз вначале машинного цикла (такт Т1, рис. 2.2.).Для управления памятью потребуется следующие сигналы:

- чтение из памяти MR;

- запись в память MW;

Для управления вводом выводом:

- ввод информации (I/OR);

-вывод информации (I/OW)

Кроме этих может потребоваться ряд других сигналов, все они могут быть сформированы на основе слова состояния МП и сигналов, вырабатываемых на выходах DBIN (прием), INTA (подтверж.пр), WR (запись) и т.д. Сложность схем формирования сигналов управления будет зависить от сложности и разнообразия компонентов, входящих в состав системы. В некоторых случаях может понадобиться только 4 сигнала-управления памятью два и два управления вводом-выводом:

MR=DBIN^MEMR

^ MW = MR^WO
I/OR=DBIN^IN

I/OW=WR^OUT

Сигналы WR, DBIN выдаются на соответствующих выходах МП, a MEMR, WO, IN и OUT содержатся в слове состояния. Для хранения слова состояния МП к шине данных подключается регистр, который называется системным регистром (SL), запись информации в этот регистр (слова состояния МП) производиться вначале каждого машинного цикла по сигналу SYNC. Для формирования сигналов управления на выходах регистра, SI устанавливаются логические элементы. На рис. 2.3. приведена схема формирования сигналов управления памятью и устройствами ввода вывода, построенная согласно вышеприведенных выражений.





Рис. 2.3. Формирование системных управляющих сигналов.


Управляющие сигналы, формируемые из сигналов на выходе регистра SL и выходах МП образуют управляющую шину, число проводов в ней определяется характером и числом используемых в системе компонент.

Для завершения рассмотренния особенностей работы МП необходимо рассмотреть временные диаграммы выполнения наиболее часто исполняемых команд - команд обмена с памятью и устройствами ввода вывода.

Команды ввода и вывода двухбайтные, первый байт - код операции, второй адрес устройства. Команды выполняются за три машинных цикла. На рис. 8.4. приведена временная диаграмма выполнения команды ввода информации IN port. В цикле Ml по такту т1 содержимое счетчика команд PC посылается через регистр адреса на буфер адреса и далее по шине адреса в ЗУ. По Ф2 в такте Т1 на вине данных появляется слово состояния, которое сигналом SYNC записывается в системный регистр SL В это же время содержимое счетчика команд увеличивается на 1 и таким образом МП готов к выборке следующего байта команды. В тактах Т1 и Т2 цикла Mi управляющим сигналом DBIN при READY=1 производится считывание первого байта команды и размещение его в регистре команд IR. В такте Т4 производится дешифрация кода операции и определяется последовательность дальнейших действий.

В следующем машинном цикле М2 в такте TI содержимое PC вновь пересылается на адресную шину для выборки из ЗУ второго байта команды. Одновременно, содержимое PC увеличивается на 1. По Ф2 в такте TI на шинах данных Ш появляется слово состояния, которое соответствует машинному циклу - чтения памяти! В тактах Т2 и ТЗ цикла М2 управляющим сигналом DBIN стробируется поступление второго байта команды из памяти. Этот байт указывает номер устройства. В такте ТЗ этот байт запоминается в регистре временного хранения.

В следующем машинном цикле МЗ в такте T1 на шину данных выдается слово состояния процессора - ввод, а на адресной шине находится номер устройства. В тактах Т2 и ТЗ из устройства, к которому произведено обращение на шину данных выдается байт данных, сигналом DBIN она записывается в аккумулятор. Отличие команды OUTpor t от IN состоит в последнем третьем машинном цикле, там в такте T1 одновременно с адресом устройства выдается слово состояния процессора, соответстствугощее циклу вывода информации. В тактах Т2 и ТЗ производится выдача байта данных из аккумулятора на шину данных. Сообщение для внешних устройств об истинности данных на шине передается сигналом WR..

Из большого числа команд обмена с памятью рассмотрим команду записи в память содержимого аикумулятора STA адрес. Эта команда трехбайтная: первый байт - код операции; второй-третий -адрес ячейки памяти в ЗУ. Команда выполняется за 4 машинных цикла (рис. 2.5.). В первом цикле Mi производится выборка кода операции и размещение его в управляющем регистре IR МП, действия, совершаемые процессором при выполнении этой команды в Ml ничем не отличаются от тех, которые совершались при выполнении команды IN т ввод. Словов состояния процессора и адрес первого байта выдаются на шины данных в первом такте Т1. В Т2 производится приращение PC, а в ТЗ и Т4 первый байт размещается в IR и производится его дешифрация. В цикле М2 и МЗ производится чтение второго и третьего байта команды, определяющих адрес ячейки памяти в ЗУ, в которую должна быть произведена запись содержимого аккумулятора. Второй и третий байты команды в циклах М2 и МЗ записываются в регистры временного хранения информации.

В цикле М4 осуществляется запись данных в ЗУ. В такте T1 также как в каждом цикле на шину данных выдается слово состояния процессора, в данном случае - запись в ЗУ. На адресной шине в это время адрес ячейки памяти из регистров временного хранения информации W и Z. В такте Т2 на шину данных выдается содержимое аккумулятора и в ТЗ сигналом WR производится запись в ОЗУ.

Выполнение других команд осуществляется аналогично рассмотренным, число машинных циклов определяется, в первую очередь, числом байт команды, и сложностью передач информации в МП. Все команды начинаются циклом Ml и в каждом машинном цикле в такте TI выдается слово состояния процессора. Такая организация процесса выполнения команд обусловлена тем, что центральный блок управления, а именно устройства синхронизации и управления состоит из двух автоматов первичного и вторичного. Они формирует машинные циклы, второй управляет последовательностью машинных циклов, зависящую от содержания выполняемой команды.


^ КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАНИЯ


1. Для какой цели служит слово состояния процессора?

2. В какой момент работы процессора оно выдается?

3. Где хранится слово состояния?

4. Почему оно хранится только на время выполнения одного

машинного цикла?

5- На основе табл. 2.1. постройте схему формирования управляющих

сигналов 6. Постройте временные диаграммы выполнения команд MOV r, M;

^ JMP: SHLD; ANI; POP.


ЛЕКЦИЯ 13-14. СИСТЕМА КОМАНД МП КР580 ИК 80 А


Все множиство команд рассматриваемого МП можно разделить на 7 групп: пересылки, арифметические, логические, передачи управления, команды ввода вывода, обращение к стеку и управления процессором- В таблице 2.2. приведена вся система команд МП, приведено краткое описание, указана длина команд в байтах, длительность исполнения в машинных циклах, возможность управления признаками результата операции. В таблице принята следующая система обозначений: Д, S - приемник (destination) или источник (source) информации, в качестве которых используются регистры МП В, С, D, Е, Н, L, аккумулятор А и ячейки памяти М (memory); data - 8 или 16-ти битные слова данных; addr - 16-ти битный адрес памяти; - содержимое ячейки памяти или регистра МП; (SP) - содержимое указателя стекавой памяти; port - 8-битный адрес периферийного устройства; rp - регистровая пара ВС, DE, HL или указатель стека SP, ССС - 3 битный код признака, используемого в командах передачи управления; n- номер команды повторного старта, n=0-7.

Команды, выполняемые ЭВМ, представляют собой двоичные числа, которые МП выбирает из памяти, затем декодирует их и выполняет требуемые операции. Представленный в таблице мнемонические обозначения команды "непонятно" для МП, но удобно и понятно программисту.

Программа, написанная с использованием мнемонических обозначений для использования ее в ЭВМ должна быть переведена в двоичный код. Для этой цели используется специальная программа, которая носит название ассемблер. Однако, не все микро-ЭВМ снабжаются ассемблерами, в некоторых случаях можно обойтись и без нее, но не вводить программу в двоичном коде, а использовать шестнадцатеричный код. Для облегчения процедуры перевода можно воспользоваться таблицей 2.3. Для определения кода необходимо найти горизонталь, на которой находится кодируемая команда, а затем вертикаль. Например, шестнадцатеричный код команды останов HLT 76Н (по горизонтали - строка с цифрой 7, а по вертикали с цифрой 6).

Таблица 2.2.
1   2   3   4   5   6   7



Скачать файл (274 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации
Рейтинг@Mail.ru