Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Конспект лекции по курсу - Цифровой техники и микропроцессоры - файл Cifrovaia_tehnica_microprocessori_2.doc


Конспект лекции по курсу - Цифровой техники и микропроцессоры
скачать (274 kb.)

Доступные файлы (1):

Cifrovaia_tehnica_microprocessori_2.doc680kb.17.04.2002 23:03скачать

содержание
Загрузка...

Cifrovaia_tehnica_microprocessori_2.doc

1   2   3   4   5   6   7
Реклама MarketGid:
Загрузка...

STAXD


INX Н; Модифицировать указатели и счетчик переданных байт

INXD

DCRB

JNZ LOO

HLT

Во многих областях применения микропроцессорам приходится производить обработку символической информации. Такая задача встречается при организации работы с клавишными пультами, телетайпами, печатающими устройствами, цифровыми линиями связи, измерительными приборами и т.д. При связи со стандартными цифровыми

устройствами используются специальные коды, например КОИ-7, который

является национальным вариантом, стандартногокода обмена информацией. Для представления алфавитноцифровых и служебных символов используется семиразрядный двоичный код. В таблице 2.4. приведен код КОИ-7 и указано соответствие его цифрам и буквам латинского и русского алфавита. Для кодирования этих символов в таблице приведены двоичные и шестнадцатеричные коды. Таблица 2.4. представляет собой матрицу с 16


^ ЛЕКЦИЯ 15-16. ОРГАНИЗАЦИЯ ИНТЕРФЕЙСА В ЭВМ


В процессе своего функционирования процессор ЭВМ производит обращение к памяти, извлекая из нее команды и данные, и производит запись промежуточных результатов. Кроме того, производится обращение к внешним устройствам, с помощью которых осуществляется брод и вывод информации в ЭВМ от объекта управления или человека. Во всех случаях при обращении профессора к ЗУ и внешним устройствам необходимо добиться такого положения, при котором все они будут иметь одинаковые системы сигналов управления, правила обмена - протоколы, системы кодов и т.д. Многообразие типов ЗУ и внешних устройств, к которым относятся: телетайпы, дисплеи, преобразователи, дисководы, отдельные триггеры, регистры и т.д., ставит задачу согласования компонентов в систему. Для ее решения имеются специальные средства, которые входят в состав микропроцессорных наборов, Задача согласования компонентов в системе имеет две составляющие -аппаратную и программную. Соотношение между ними зависит от многих факторов, имеющихся в микропроцессорном наборе специализированных БИС - согласователей, набором внешних устройств и степень их стандартизированности и т.д. Для упрощения задачи согласования стандартные устройства ввода вывода и имеют стандартные интерфейсы. Под интерфейсом понимается совокупность программных и аппаратных средств, с помощью которых компоненты системы объединяются таким образом, чтобы она могла решить требуемую задачу- Интерфейс оценивают по его сложности. Можно сложность определить по количеству и последовательности сигналов, по сложности используемых кодов и т.д. Можно на сложность интерфейса смотреть с позиции совместимости, т.е. оценивать по тому, на сколько сложными должны быть преобразования для того, чтобы сопрягаемые устройства могли выполнять свои функции в системе. Совместимость определяется четырьмя основными признаками: быстродействием, кодами, используемыми для обмена, архитектурой процессора и электрическими характеристиками. Согласование устройств без использования специальных средств возможно только в том случае, если совпадают все признаки. Различное быстродействие компонентов требует буферизации данных и контроля со стороны процессора за ходом обмена с помощью сигналов готовности, ответных сигналов, стробирования.

Буферные регистры при согласовании по скорости позволяют осуществлять временное хранение информации. Механизм их действия достаточно прост. Буфер принимает и хранит данные до тех пор, пока устройство, которому эти данные предназначены не считает их. В это время быстродействующая компонента системы, чаще всего это процессор, может заниматься другой работой, а не ожидать завершения процедуры обмена со стороны "медленной" компоненты. Если передача идет от "медленной" компоненты к "быстрой", то буфер накапливает данные от "медленной" и по готовности выдает с требуемой скоростью "быстрой" компоненте. Использование буферов требует ряда дополнительных сигналов, . например, сигнала состояния буфера. При считывании данных из буфера сигнал снимается, а при загрузке выставляется. При передаче информации между компонентами системы используют стандартные коды, содержащие алфавитно-цифровые символы, специальные и управляющие символы, которые должны пониматься компонентами одинаковым образом. Для передач в пределах одной системы чаще всего используется код КОИ-7. Семь разрядов этого кода информационные, а восьмой служит для контроля на четность. Значение восьмого разряда зависит от того четное или нечетное число единиц находится в информационной части передаваемого байта данных. При однократных ошибках изменяется значение одного из информационных разрядов. Это событие определяется путем контроля на четность. Если произошло изменение 0 или 1 на обратное, то число единиц или нулей измениться относительно исходного - заданного. Архитектура процессора определяет число и назначение дин, предназначенных для организации обмена. В общем случае процессор может иметь отдельные шины, предназначенные для передачи данных и отдельные шины адреса (рис. 2.1.), а также ряд других шин, которые предназначены для синхронизации. 3 виду того, что число выводов у однокристальных микропроцессоров ограничено в некоторых случаях шина данных и адреса совмещаются. При обмене первоначально на шины выдается адрес, а затем данные.

Обычно интерфейсы ЗУ и внешних устройств различны. Поэтому для организации связи с этими группами устройств в ЭВМ могут быть предусмотрены отдельные группы шин. Такая организация характерна для секционных МП с микропрограммным управлением. Промышленность, в настоящее время, освоила выпуск большого числа разнообразных микропроцессорных наборов микросхем различной степени интеграции. На их основе могут строится ЭВМ, различного назначения. В этих условиях следует учитывать электрические характеристики объединяемых микросхем. Прежде всего значения логических уровней и потребляемые токи по каждому входу, входные емкости и нагрузочные способности выходов микросхемы. Таким образом, при объединении таких компонент системы как процессор, память, устройства ввода-вывода необходимо решить задачу совместимости. Каждый из компонент должен содержать средства, определяющие его функциональное назначение и средства, которые обеспечивают согласование компонент - интерфейсные функции. Процессор имеет интерфейс ориентированный на обмен с памятью. Это делается из за того, что с памятью процессор обменивается чаще чем с устройствами ввода вывода. Ж с микропрограммным управлением могут иметь отдельную группу входов-выходов для связи с устройствами ввода-вывода и соответственно отдельный интерфейс, учитывающий особенности внешних устройств.

В вычислительных системах получили применение магистральный и радиальный интерфейсы. Радиальный интерфейс (см.рис.3.1 а) отличается тем, что для каждого устройства ввода или вывода процессор или вся ЭВМ имеет отдельный вход, который позволяет учесть особенности каждого из них- Однако, такой способ имеет ряд недостатков. Во первых, ограниченное число входов. Во вторых, каждый выход имеет "свой" интерфейс и подключить к нему устройство с интерфейсом немного отличающимся от исходного невозможно без дополнительных схем.

Магистральный интерфейс свободен в определенной мере от указанных недостатков, но у него есть свои недостатки. При обмене необходимо указывать адрес устройства. Источником может быть только одно устройство, остальные должны в момент передачи "молчать" Эта особенность важна при организации высокоскоростных передач.

С целью упрощения решения задачи сопряжения разных интерфейсов их число ограничено и они стандартизированы. Кроме ра-порта: первый - регистр выводимых данных, второй - регистр вводимых данных, третий - регистр состояния и четвертый регистр управления.

В зависимости от особенностей конкретного устройства об­щая модель конкретизируется и может содержать меньшее число регистров. Для обмена по шине данных регистры должны иметь свои адреса отличные друг от друга.

Обычно магистральный интерфейс имеет в своем составе функциональные выделенные группы шин - проводников, по которым идет

передача управляющей, адресной информации и данных. В зависимости от сложности магистрали выделяют:

- адресную шину (АШ);

- шину данных (ШД);

-управляющую шину (УШ).




ШД


I/OR


I/OW


Регистр ввода cs Регистр вывода

cs ДШ


Регистр Регистр

состояния cs состояния cs


УВВ





Рис-3.2. Общая программная модель периферийного устройства.


Непосредственные действия, связанные е вводом-выводом реализуются одним из двух способов, различающихся адресацией регистров ввода-вывода. Первый способ предполагает наличие специальных команд ввода-вывода таких как Ifl/pott и OUTрогf . При выполнении команды вывода содержимое одного регистра процессора пересылается в регистр - порт {рогl), отождествляемый с устройством ввода-вывода, а при выполнении.команды ввода наоборот , При таком способе организации обмена пространство адресов устройств ввода-вывода изолировано от пространства адресов уст­ройств памяти и для обращения к последней предусмотрены свои ко­манды. Дело в том, что в управляющей шине для управления памятью предусмотрены свои сигналы записи и чтения (MR и MW). В результате в ЭВМ могут быть входной и выходной порты и ячейка памяти с одинаковыми адресами.

Второй способ предполагает наличие общих команд обращения к устройствам ввода-вывода и ячейкам памяти, но тогда все они будут размещены в общем пространстве адресов. В результате в ЭВМ могут быть входной и выходной порты с одинаковыми адресами, но ячейки памяти с такими же адресами быть не должно. Достоинство второго способа состоит в том, что при обращении к периферийным устройствам могут быть использованы все способы адресации, принятые для обращения к памяти, что часто бывает необходимо, особенно при создании сложения системы ввода-вывода с большим числом устройств.

На рис. 3.3. показана схема поясняющая первую организацию интерфейса с изолированной шиной.





Рис.3.3. Интерфейс с изолированной шиной.


Характерным признаком этой организации является наличие отдельных команд обращения к внешним устройствам следующего формата:

IN port и OUT port

и отдельных команд обращения к памяти, например MOVr, М: MOVM, r;

LDAX rp; STAX rp

команд с косвенно-регистровой адресацией;

LDA addr, STA addr LHLD addr, SHLD addr с прямой адресацией и LXI rp, data; MVl M.data смешанной адресацией,

Большое разнообразие способов адресации принятое при обращении к ЗУ позволяет используя особенности каждого из них строить обмен с наибольшей эффективностью.

Недостатки прямого способа адресации, принятого в командах ввода-вывода проявляют себя в системах с большим числом устройств ввода-вывода и случайным потоком заявок на обслуживание. На рис. 9.4. приведен интерфейс с общей шиной. Все пространство адресов адресной шины А 15 поделено на две части. Первая половина отведена под память, вторая - под адреса внешних устройств








Рис. 3.4. Интерфейс с общей шиной.


Такое разделение адресного пространства позволяет, как указывалось, использовать все способы адресации при обращении к • внешним устройствам и памяти. Собственно, порты, принадлежащие периферийным устройствам рассматриваются при этом как ячейки памяти. Безусловно, такое распределение адресного пространства между памятью и периферийными устройствами уменьшает память, но увеличивает возможное число внешних устройств. В рассмотренном примере (рис. 3.4.) 32К отводится под память и столько же под адреса периферийных устройств.

В заключении рассмотрим достоинства и недостатки каждой из организаций интерфейсов. Для большей наглядности сведем их в одну таблицу.

Таблица 3.1





Интерфейс с общей шиной

Интерфейс с изолированной

шиной

Достоинства

1. Наличие отдельных команд обмена с памятью и периферийными устройствами

1. Расширение набора команд для обращения к периферийным устройствам

2. Непересекающееся прстранство адресов, позволяющее иметь память

максимальной ёмкости

2. Увеличение числа подключаемых внешних устройств

Недостатки

1. Обмен периферийными устройствами выполняется с участием аккомулятора

3. Возможность внепроцессорного обмена в системе команд. Предусмотрены команды обмена между ячейками памяти.

2. Ограниченное число периферийных устройств.

4. Возможность обмена не только с участием аккомулятора но любого другого регистра процессора.







1. Сокращение области памяти.







2. Усложнение дешифрирующих адрес схем.


ЛЕКЦИЯ 17.^ СОГЛАСОВАНИЕ ВНЕШНИХ УСТРОЙСТВ


Ввод и вывод информации в общей части подобен обращению к памяти. Устройства ввода-вывода можно рассматривать как разновидность памяти и наоборот. Особенно хорошо это было видно при изучении разновидностей интерфейсов. Естественно возникает вопрос, почему проблема согласования устройств ввода-вывода столь актуальна?

Основные трудности обусловлены тем, что каждое применение МП связано с использованием "своих" устройств ввода-вывода, как правило не имеющих стандартного интерфейсе. В результате возникает задача согласования МП с устройствами ввода-вывода по

1) скорости в виду большого их разнообразия;

2) уровням сигналов;

3) сложности структуры сигналов.

В отличие от устройств ввода-вывода модули памяти выпускаются в виде нескольких основных типов, все они обладают близкими скоростями и требуют для своей работы простых сигналов управления- Как правило, технология изготовления МП и используемых результате из-за малой стоимости МП и модулей памяти основная стоимость МП системы определяется стоимостью подсистемы ввода-вывода. Для решения этих задач созданы несколько типов БИС, отличающихся возможностью программной настройки на выполнение большого разнообразия функций. Благодаря этой особенности появляется возможность строить обмен с устройствами ввода вывода аналогично обмену с памятью.

Операция ввода-вывода информации аналогична циклу чтения или записи из памяти. Для ее реализации необходимо выполнить три шага. При вводе информации:

1. МП выставляет адрес на шине адреса. При этом происходит выбор конкретного устройства - порта. На шине управления задается режим работы - ввод информации;

2. МП ждет, когда данные на шине данных станут доступными. Порт может иметь различную разрядность, однако наиболее удобно иметь порт с разрядностью слов МП.

3. Ш считывает данные с шины и помещает их в один из своих регистров.

При выводе информации:

1. МП выставляет адрес устройства - порта, которому предназначено сообщение. Одновременно на шине данных выставляется сообщение;

2. МП по шине управления устанавливает режим работы - выдача и ждет завершения ввода данных в устройство;

3. МП завершает обмен, убирая все сигналы. Таким образом первая проблема состоит в том, как определить, когда данные становятся доступными при вводе и когда данные введены в устройство вывода. Согласовать по времени работу МП и устройств ввода-вывода можно различными методами:

1- Предполагается, что данные, поступающие от устройства ввода всегда доступны. Такой подход приемлем для организации ввода от низкоскоростных устройств: механических переключателей, датчиков температуры и т.д. Требуется только считывать с них информацию своевременно;

2. Вырабатывается сигнал готовности (READY) для указания,

что данные готовы. Такой режим приемлем для устройств среднего

быстродействия от которых информация поступает не регулярно -

асинхронно. МП может проверять значение этого сигнала.

3 .Данные могут приниматься со скоростью определяемой

блоком управления устройства вывода. Тогда ввод данных производится

через регулярные промежутки времени, или синхронно.

Реализация каждого из указанных методов зависит от имеющихся в

распоряжении конструктора средств и, собственно, устройств ввода

вывода.
^
КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАНИЯ


1. Поясните смысл термина интерфейс.

2. Поясните смысл задачи согласования различных устройств.

3. Для какой цели служит буфер?

4. Поясните на конкретном примере как буфер согласует устройства с различным быстродействием.

5 Чем отличается магистральный интерфейс от радиального?

6 Приведите примеры организации того и другого интерфейса.

7 Почему в процессе обмена передается информация двух видов: данные и управления?

8 Поясните природу каждой из них.

9.Поясните почему общая модель периферийного устройства содержит

четыре регистра?

10. Можно ли обойтись меньшим числом регистров?

11 Зависит ли модель устройства ввода-вывода от интерфейса?

12.Что такое пространство адресов?

13. Чем отличается интерфейс с изолированной виной от интерфейса с общей шиной?

14. Постройте систему, в которой имеется 4 устройства ввода и столько же устройств вывода, память емкостью 8 Кбайт со следующими адресами:

- устройство ввода - 22PF, 8IFO, 920В, IQFF;

- устройство вывода - 23FO, 24FO, 25FO, 26FO;

- начальный адрес памяти - FOOO.

15. Перечислите последовательность действий процессора при выполнении ввода и вывода информации.

16. Объясните, почему возможна эта последовательность? Можно ли ее изменить?


^ ЛЕКЦИЯ 18-19. КОМПОНЕНТЫ ДЛЯ ОРГАНИЗАЦИИ ИНТЕРФЕЙСОВ И ОСОБЕННОСТЬ ИХ ПРИМЕНЕНИЯ


Для организации интерфейсов используются такие компоненты общего назначения, как буферные регистры, дешифраторы, шинные формирователи, триггеры, параллельные и последовательные адаптеры, интервальные таймеры и другие. Все эти компоненты с точки зрения их функциональной ориентации на различные режимы работы можно подразделить на программируемые и непрограммируемые. Свойство программируемости позволяет настраивать компоненты на реализацию необходимых функций без каких либо схемных переделок, и только под действием команд микропроцессора. Эта особенность делает их особенно ценными при согласовании устройств ввода вывода. Примерами таких компонент в наборе К580 могут служить адаптеры КР580ВВ51 и КР580ВВ55.

Рассмотрение компонент, предназначенных для организации интерфейсов устройств ввода вывода начнем с многорежимного буферного регистра К589ИР12.

Данный компонент способен выполнять большинство задач согласования устройств средней сложности.» Регистр содержит (см.рис. 3.5) в своем составе 8-разрядный регистр на D триггерах и выходными буферами на три состояния. Содержит схему управления режимами работы: записью, считыванием, формированием сигнала "запрос". Наличие буферов с тремя состояниями позволяет подключать несколько регистров непосредственно к шине данных. Запись информации в регистр обеспечивается одной из следующих комбинаций управляющих символов CS1* CS2* MD V STB* MD, где CSl и СS2-входы выборки кристалла регистра, при CS1 =0 и СS2=1 производится выборка МБР; STB-вход стробирования при записи;

MD-вход выборки режима и управления состоянием выходного буфера. Чтение информации с регистра осуществляется одной из двух комбинаций входных сигналов CS1* CS2 VMD. Формирование запроса на выходе INT производится при записи и чтении информации: CS1* CS2VSTB. Сброс сигнала INT осуществляется сигналом очистки регистра CLR=0 или при CS 1 * CS2= 1





Рис. 3.5. Многорежимный буферный регистр К589ИР12.

Простые случаи использования регистра приведены на Рис.3.6. Стробируемый буфер (рис.3.6.а) - регистр используется для временного хранения данных при выдаче. Запись информации в него производится МП при подачи сигнала выборки кристалла СS1=0, CS2=1. При CS1* C2=0 выход регистра находится в высокоимпедансном состоянии.

Два регистра включенные так, как показано на рис. 3-6. б могут служить в качестве шинного формирователя. Один из регистров работает в режиме стробируемого буфера, а второй находится в состоянии высокого сопротивления. Регистр как выходной порт показан на рис. 3.6. в- При записи информации от устройства вывода формируется сигнал STB = 1. Чтение информации в МР производится при CS1 * CS2 =1. Регистр может быть использован как выходной порт. Сигнал STB считывает данные в устройство вывода при этом в процессор посылается сигнал с выхода INT. выборка порта при загрузке из процессора производится сигналами CS1, и CS2.

Рассмотрим в качестве примера использование МБР в качестве стробируемого буфера при согласовании Ш с аналого-цифровым преобразователем (АЦП). АЦП предназначен для преобразования аналоговых величин в цифровой код, который затем обрабатывается МП. АЩ находят широкое применение в аппаратуре связи, измерительных приборах и т.д. досматриваемый в примере АЦП имеет аналоговый вход, цифровой выход, вход запуска преобразования. АЩ выдает на своих 12 цифровых выходах параллельный двоичный код. Так как 12 битный код не может быть в параллельной форме введен в 8 битный Ш одной командой, ввод информации необходимо осуществлять в два приема. Между АЦП и шиной данных МП необходимо установить два МБР и ввод информации производить сначала через первый МБР. - старшие разряды кода, затем через второй МБР - младшие разряды кода. Через первый МБР в МП считывается сигнал окончания преобразования (READY), который поступает в МП по шине D7. На рис. 3.7. приведена схема сопряжения 12-ти разрядного АЦП с МР с помощью МБР.

Первый МБР имеет адрес OIH, второй 02Н, преобразователь имеет адрес ОЗН. Адресные сигналы, формируемые адресным дешифратором DSA поступают на вход выборки кристалла CS1 МБР.





+5 +5

R R

STB CLR STB CLR

ШД от МП МБР1

ШД от МП DI D0 DI D0


CS1 CS2 MD CS1 CS2 MD


Управление

Управление


STB CLR


DI D0

CS1 CS2 MD МБР2


А) Б)









Рис. 3.6. Примеры использования МБР


На вход CS2 МБР подается сигнал I/OR с шины управления.




Вход


Рис. 3.7. Интерфейс МП с АЦП.


Последовательность действий необходимых для ввода информации от АЦП может быть следующей:

ШАГ I. Запустить АЦП.

ШАГ 2. Прочитать первый МБР.

ШАГ 3. Проверить значение бита D7 - не завершено ли преобразование. Если не завершено, то перейти к шагу 2.

ШАГ 4. Записать значения старших разрядов в один из регистров РОН МП.

ШАГ 5. Прочитать второй МБР и записать значение младших разрядов в один из регистров РОН МП.

Программа управления АЦП может быть оформлена в виде под­программы видеть следующий вид:



Рис. 3.8. Программная модель и формат приказов адаптера КР580 ВВ55 выводе с медленнодействующими устройствами. В этом режиме при работе на передачу порт запоминает и хранит на своих выходах информацию, которая поступила в него из МП. При работе на прием информация от внешнего устройства не запоминается, а считывается со входов на шину данных и далее в МП. В этом режиме порт С разделен на две части, разряды с РС4 по РС7 относятся к группе А, а с РСО по РСЗ к группе В. Режим 1. стробируемого ввода-вывода. Передача информации производится через порты А и В, а управление обменом с помощью шести линий порта С/ Если в режиме 0 управление обменом целиком лежало на МП» то в режиме I формирование сигналов управления производится самим адаптером, а для МП вырабатывается только осведомительный сигнал 1NTR. На рис. 9.9. показан пример подключения к порту А стандартной клавиатуры для ввода алфавита о- цифровых кодов. Порт А работает на ввод данных. Разряд РС4 принимает инверсный сигнал стробирования STB от клавиатуры, по этому сигналу производится загрузка в регистр порта А слова данных от клавиатуры.





Рис. 3.9.Схема подключения устройства ввода-вывода к адаптеру в режиме I


Разряд РС5 формирует ответный сигнал - квитанцию ^ IBF, который указывает на завершение ввода информации в порт А. Разряд РСЗ формирует 1NTR запрос прерывания – осведомительный сигнал для МП, который указывает, что в порт А загружено слово

данных.

При считывании информации в МП из порта А сигналы IMTR и IBF сбрасываются. Задержка сигнала IBF до считывания информации в МР не дает возможности устройству ввода выдавать следующий байт информациии до тех пор, пока не прочитан данный.

Вывод информации в режиме I сопровождается (рис. 3.9.) тремя сигналами: 0ВF , АСК, INTR. Назначение последнего из них ясно из предыдущего. Сигнал OBF формируется после загрузки в порт выдачи (в данном случае порт В) слова данных. Этот сигнал может рассматриваться как сигнал стробирования при выдаче информации в устройство вывода. Сигнал АСК подтверждает прием информации в устройство вывода, по нему адаптером снимается сигнал OBF. Сигнал 1NTR формируется после записи в устройство вывода байта данных и сбрасывается после загрузки в порт из МП нового байта данных.

Вревенные диаграммы ввода и вывода информации в режиме 1 приведены на рис. 3.10. а, б соответственно. В режиме 2 двунаправленной шины может работать только один порт А. Пять разрядов порта С используются для управления обменом, а именно:

РСЗ - Для формирования сигнала прерывания INTR;

РС7 - Для формирования сигнала выходной буфер загрузки ^ OBF;

PC б - для формирования сигнала АСК подтверждения приема информации от устройства вывода информации;

РС4 - для приема сигнала стробирования информации STB от устройства ввода информации;

РС5 - для формирования сигнала IBF подтверждения загрузки входного порта информацией от устройства ввода.

Временные диаграммы при вводе и выводе информации аналогичны диаграммам режима 1 для соответствующих сигналов. В качестве примера рассмотрим задачу организаций связи ЭВМ с дисплеем с помощью адаптера КР580ВВ55. Дисплей вта-2000 имеет интерфейс ирпр. Передача информации от ВТА к ЭВМ и в обратную сторону производится в коде КОИ-7, восьмой разряд служит для контроля на четность.


^ СПИСОК ЛИТЕРАТУРЫ


1. Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов: Учеб. пособие для вузов - М.: Радио и связь, 19S8 г.

2. Балашаов Е.П., Пузанков Д.В. Микропроцессоры и микропроцессорные системы: Учеб. пособие для вузов /Под ред. В.Б. Смолова. - М,: Радио и связь, 1991 г.

3. Березенко А.И., Корягин Л.Н., Назарьян А.Р. Микропроцессорные комплекты повышения быстродействия. - М.: Радио и связь, 1985-

4. Березенко А.И. Микропроцессорные комплекты общего применения. - М.: Машиностроение, 1982.

5. Васильев Н.П., Горовой В.Р. Микропроцессоры. Аппаратурно-программные средства отладки: Учеб. пособие для втузов /Под ред. Л.Н. Преспухина. - М.: Высшая школа, 1984.

^ 6. Каган Б.М., Сташин В.В. Микропроцессоры в цифровых системах. -М.: Энергия. 1985.

7. Клингман Э. Проектирование специализированных микро­процессорных систем: Пер. с англ.-М.: Мир, 1985.

8. Мик Дж., Брик Дж. Проектирование микропроцессорных устройств с разрядно-модульной организацией: Пер. с англ. - В 2-х кн. - М.: Мир, 1985. 9. Уокерли Дж. Архитектура и программирование микро ЭВМ: Пер. с англ. - В 2-х кн. - М.: Мир, 1985.
1   2   3   4   5   6   7



Скачать файл (274 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации
Рейтинг@Mail.ru