Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Содержание
Введение 1.1.Успехи интегральной технологии и предпосылки появления микропроцессоров
1.2.Основные схемотехнологические направления производства микропроцессоров
1.3.Характеристики микропроцессоров
1.4.Поколения микропроцессоров.
1.4.2. Микропроцессоры 2 поколения.
Машина пользователя и система команд 1.5.8-разрядный микропроцессор
Косвенно-регистровая адресация
Прямая адресация памяти
Команды передачи управления
Формирование признаков
1.6.Архитектура 16-разрядного микропроцессора
DF определяет направление модификации адресов массивов в командах цепочек (увеличение или уменьшение адреса); IF
Распределение адресного пространства
Команды передачи данных
Арифметические команды
Логические команды и сдвиги
Команды передачи управления
Команды обработки цепочек данных
Общая структура МПС
Структура микропроцессора и интерфейсные операции 1.7.8-разрядный микропроцессор
A[15:0] - однонаправленная шина адреса служит для выдачи адреса памяти и устройств ввода/вывода; Ф1,Ф2
RESET - сброс (начальная установка и запуск программы с адреса 0000); READY
INT - запрос внешнего прерывания; HOLD
WAIT - выходной сигнал, отмечающий состояние ожидания или останова МП; INTE
1.7.2.Командный цикл микропроцессора.
1.7.3.Машинные циклы и их идентификация.
Командный цикл
1.7.4.Реализация микропроцессорных модулей и состав линий системного интерфейса
1.8.16-разрядный микропроцессор
Максимальный режим
Центральный процессор
Специализированный процессор
1.8.1.Внутренняя структура
1.8.2.Машинные циклы i8086 в минимальном и максимальном режимах
1.8.3.Структура микропроцессорных модулей на базе микропроцессора i8086
Функционирование микросхемы. .ВГ88.
Iowc\, aiowc\
Mwtc\, amwtc\
Подсистема памяти МПС 1.9.Распределение адресного пространства
Диспетчер памяти
1.10.Регенерация динамической памяти
Контроллер динамической памяти
Подсистема ввода/вывода МПС
1.11.Подсистема параллельного обмена на базе буферных регистров
1.12.Контроллер параллельного обмена К580ВВ55
C. В режиме "0"
Режим "0"
Режим 1 обеспечивает однонаправленную асинхронную передачу информации между МП и ВУ. При этом каналы A
1.13.Последовательный обмен в МПС
1.13.1.Универсальный последовательный приемопередатчик КР580ВВ51
Reset (sr)
Длина слова (кадра)
Синхронная передача
Асинхронный режим
Асинхронная передача
Асинхронный прием.
Подсистема прерываний МПС
1.14.Внутренние и внешние прерывания
Внешние прерывания
1.15.Функции подсистемы прерываний и их реализация
1.16.Контроллеры прерываний
Подсистема прямого доступа в память МПС
1.17.Контроллер прямого доступа в память К580ВТ57
32-разрядная архитектура
1.18.Высокопроизводительный 32-разрядный контроллер ПДП 82380
1.18.1.Архитектура контроллера 82380
1.18.1.1.Интерфейс с главным процессором.
1.18.2.Функции контроллера ПДП
1.18.3. Программируемый контроллер прерываний
1.18.4. Программируемые интервальные таймеры
1.18.5. Контроллер регенерации динамического ОЗУ
1.18.6. Генератор с состоянием ожидания
1.18.7.Сброс центрального процессора
1.18.7.1.Размещение карты регистров
1.18.7.2.Интерфейс с микропроцессором
1.18.7.3.Сигналы сопряжения с микропроцессором 80386
Адресная шина
Шина данных
Тактовые импульсы
Подтверждение передачи
Состояние адреса
Запрос следующего адреса
Выход прерывания
1.18.8. Синхронизация шины контроллера 82380
1.18.8.1. Конвейеризация адресов
Организация МПС на базе секционированных БИС
1.19.Арифметико-логические секции
1.20.Секции управления и устройства управления
1.20.1.Эволюция структур СФАМ.
1.20.2.Секции управления адресом микрокоманд серии К1804.
1.20.3.Организация управляющего автомата
1.21.Структура устройств обработки данных
1.22.МПС с одно- и двухуровневым управлением
1.23. Расширение архитектуры Am2900
1.23.1. Базовый процессорный элемент К1804ВМ1
1.23.1.1. Организация основных блоков
Блок формирования кода условий
1.23.1.2.Система инструкций
Однокристальные микроЭВМ 1.24.Однокристальные микро-ЭВМ К1816ВЕ48/49/35
1.24.1.Структура ОМЭВМ
1.24.2.Элементы архитектуры ОМЭВМ
Подсистема прерываний
1.24.3.Порты ввода/вывода
1.24.4.Система команд ОМЭВМ
Класс команд пересылки и загрузки
Арифметические и логические команды
1.24.5.Расширение ресурсов ОМЭВМ
1.25. Однокристальная микроЭВМ К1816ВЕ51
1.25.1.Семейство однокристальных ЭВМ MCS-51
1.25.2.Структура микро-ЭВМ К1816ВЕ51
1.25.3.Архитектурные особенности микро-ЭВМ
1.25.4.Организация внутренней памяти данных.
1.25.5.Машинные циклы и синхронизация микро-ЭВМ
1.25.6.Внешние устройства микро-ЭВМ
1.25.7.Описание последовательного порта.
16-разрядный таймер/счетчик
Режим захвата
1.25.9.Подсистема прерываний
1.25.10.Система команд
Системы проектирования и отладки МПС 1.26.Проблемы и особенности отладки МПС
Высокая сложность БИС
Малое число контрольных точек схем
Неразделимость аппаратуры и программного обеспечения
Сложность и неразделимость аппаратных средств БИС
Необходимость одновременного контроля состояния шин.
Высокое быстродействие МПС
Шинная организация МПС
Способность к самоконтролю
Стандартная форма сигналов
1.26.1. Особенности отладки МПС на разных этапах ее существования.
1.27.Статические отладчики
1.28.Логические анализаторы
1.29. Сигнатурные анализаторы
1.29.1.Идея сигнатурного анализа
1.29.2.Оборудование сигнатурного анализа и требования к проверяемой схеме
1.30. Системы проектирования МПС
1.30.1.Внутрисхемные эмуляторы

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации