Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Шпоры для экзамена по микропроцессорным средствам - файл 1.doc


Шпоры для экзамена по микропроцессорным средствам
скачать (1781.5 kb.)

Доступные файлы (1):

1.doc1782kb.24.11.2011 13:14скачать

содержание

1.doc


  1. Структурная схема типового микропроцессора

Основным устройством всех информационных систем является центральный процессор (ЦП). Из многочислен­ных ИС роль ЦП систем выполняют микропроцессоры, обычно в технологии микроинформационной техники про­граммную память, память данных, интерфейс ввода-вы­вода, дешифратор адресов выполняют на различных ИС как это показано на рис. 4.1.

Центральным устройством системы является микропро­цессор, который содержит обычно элементы размещения данных, называемые регистрами, и устройство счета, на­зываемое арифметико-логическим устройством (АЛУ). Центральное устройство содержит также цепь декодиро­вания команд и секцию управления и синхронизации. Оно снабжено также необходимыми соединениями с устройст­вом ввода/вывода.

Основными функциями центрального устройства микро-ЭВМ являются следующие:

  • извлечение, декодирование и выполнение команд программы в указанном порядке;

  • передача данных из памяти и в память и из УВВ и в УBB;

  • ответы на внешние прерывания;

  • установка общей синхронизации и сигналов управле­ния для всей системы.

Наиболее важные секции содержат различные регистры, АЛУ, дешифраторы команд, устройства управления и синхронизации, а также УВВ.



  1. Микро- ЭВМ 8086.

Это однокристальное устройство представляет собой удачное совмещение технологических и архитектурных достижений обеспечивает ей превышающей на порядок быстродействие 8-разрядных микропроцессоров. Он построен на транзисторах МДП что обеспечивает высокую плотность и сохранение быстродействия. Микро-ЭВМ содержит 2 процессора: обрабатывающий и адресный, работающие асинхронно. 16-разрядный обрабатывающий процессор АЛУ обеспечивает выполнение логических и арифметических операций над 8 и 16 разрядными числами. Адресный П обеспечивает опережающую выборку команд программы и формирование в блоке очередности последовательность команд байтов управления. Также содержит большое число регистров, упрощающих процесс выполнения операций, обеспечивающих при этом гибкость и высокое быстродействие. Содержит РОН, регистр указатель стека, индексные регистры, регистр состояния. Введение в адресный процесс систему сегментации и регистров переадресации, образующих сегментный регистровый файл позволяет расширить адресное пространство до 1Мб. Память может быть разделена на сегменты по 64 Кб.



Входящие: синхронизация, сброс, готовность, выбор структуры, анализ состояния, прерывание с повторением, прерывание без маскирования.

Выходящие: управление прямым доступом 0, …1, запрет захвата, состояние очередности 0, …1, код состояния 0, …1, память, ввод-вывод.

Блок интерфейсов: старший байт, состояние, адрес/данные.

Система команд состоит из 130 команд, включающих инструкции младших поколений М, что обеспечивает совместимость программных средств снизу-вверх.

  1. Интерфейс. Определение интерфейса.

Для включения микропроцессора в любую микропроцес­сорную систему необходимо установить единые принципы и средства его сопряжения с остальными устройствами системы, т. е. унифицированный интерфейс.

Унифицированный интерфейс — совокупность правил, устанавливающих единые принципы взаимодействия уст­ройств микропроцессорной системы. В состав интерфейса входят аппаратурные средства соединения устройств (разъем и связи), номенклатура и характер связей, программные средства, описывающие характер сигналов интерфейса и их временную диаграмму, а также описание электрофизических параметров сигналов.

На рис. 4.4 представлена общая схема взаимодействия микропроцессора МП с устройствами ввода — вывода УВВ и ОЗУ в микропроцессорной системе. Связь МП с УВВ требует пяти групп связи, обеспечиваемых через выводы корпуса. По группе шин / передается код выбора (адреса) устройства, по ши­не 2 — сигнал управления считыванием—записью, по шине 3 — сигнал запроса на прерывания, шины 4 и 5 ис­пользуются для передачи данных от процессора к УВВ и от УВВ к МП. Связь МП с ОЗУ также содержит пять групп связей, которые необхо­димо обеспечить через выводы корпуса МП. По группе шин 6 передается адрес в ОЗУ, шина 7 нужна для управле­ния чтением/записью, по сигналам на шине 8 прини­маются команды в процессор, а шины 9 и 10 обеспечивают передачу данных из ОЗУ в МП и обратно.


  1. Состав микропроцессорного комплекта.

В состав комплекта КР580 входят следующие БИС:

БИС общего назначения: центральное процессорное устройство, генератор тактовых импульсов, системный контроллер и шинный формирователь, стробируемые регистры, шинные формирователи.

Универсальные интерфейсные БИС: последовательный программируемый интерфейс; параллельный программируемый интерфейс; программируемый таймер; программируемый контроллер ПДП; программируемый контроллер прерываний.

БИС контроллеров устройств: контроллер дисплея на ЭЛТ; контроллер клавиатуры и матричного дисплея; интерфейс КОП (приборный интерфейс); контроллер динамического ОЗУ; расширитель ввода/вывода.


  1. Микропроцессорный управляющий вычислительный комплекс. (МУВК)

Микро-ЭВМ и контроллеры, реализованные с использованием микропроцессоров и микропроцессорных компонентов, и предназначенные для построения средств автоматики и систем управления в сочетании с внешними устройствами связи с объектами образуют микропроцессорные управляющие вычислительные комплексы (МУВК).

МУВК содержит один или несколько микропроцессоров со своими АЛУ (арифметико-логическими устройствами), резисторами общего назначения (РОН) и устройство управления (УУ), средства синхронизации и таймеры, расширители арифметических и логических возможностей процессора, память, представленная блоками оперативной, постоянной и перепрограммируемой постоянной памяти, средства внешнего интерфейса, обеспечивающего параллельный и последовательный ввод и вывод информации, а так же непосредственный доступ к памяти, дискретные и аналоговые устройства связи с объектами, имеющими собственные ЦАП и АЦП, включает так же системные адаптеры, обеспечивающие различные варианты подключения процессора к системному интерфейсу.




  1. Язык ассемблера.

Язык ассемблера (автокод) — язык программирования "низкого уровня". В отличие от языка машинных кодов позволяет использовать более удобные для человека мнемонические (символьные) обозначения команд. При этом для перевода с языка ассемблера в понимаемый процессором машинный код требуется специальная программа, также называемая ассемблером.

Команды языка ассемблера один к одному соответствуют командам процессора, фактически, они представляют собой более удобную для человека символьную форму записи (мнемокод) команд и их аргументов.

Искусный программист, как правило, способен написать более эффективную программу на ассемблере, чем те, что генерируются трансляторами с языков программирования высокого уровня, то есть для программ на ассемблере характерно использование меньшего количества команд и обращений в память, что позволяет увеличить скорость и уменьшить размер программы.

Обеспечение максимального использования специфических возможностей конкретной платформы, что также позволяет создавать более эффективные программы с меньшими затратами ресурсов.

При программировании на ассемблере возможен непосредственный доступ к аппаратуре, в том числе портам ввода-вывода, регистрам процессора, и др.

В силу своей машинной ориентации («низкого» уровня) человеку по сравнению с языками программирования высокого уровня сложнее читать и понимать программу, она состоит из слишком «мелких» элементов — машинных команд, соответственно усложняются программирование и отладка, растет трудоемкость, велика вероятность внесения ошибок. В значительной степени возрастает сложность совместной разработки.

Как правило, меньшее количество доступных библиотек по сравнению с современыми индустриальными языками программирования.

Отсутствует переносимость программ на ЭВМ с другой архитектурой и системой команд (кроме двоично совместимых).



  1. Многокристальные секционированные микропроцессоры.

Для получения многокристального микропроцессора необходимо провести разбиение его логической структуры на функционально законченные части и реализовать их в виде БИС (СБИС). Функциональная законченность БИС многокристального микропроцессора означает, что его части выполняют заранее определенные функции и могут работать автономно, а для построения развитого процессора не требуется организации большого количе­ства новых связей и каких-либо других электронных ИС БИС.

трехкристального микропроцессора (пунктирные линии), содержащие БИС операционного ОП, БИС управляющего УП и БИС интер­фейсного ИП процессоров.

Многокристальные секционные микропроцессоры полу­чаются в том случае, когда в виде БИС реализуются час­ти (секции) логической структуры процессора при функ­циональном разбиении ее вертикальными плоскостями (рис. 2.1,6). Для построения многоразрядных микропро­цессоров при параллельном включении секций БИС МП в них добавляются средства «стыковки».

Для создания высокопроизводительных многоразряд­ных микропроцессоров требуется столь много аппаратур­ных средств, не реализуемых в доступных БИС, что может возникнуть необходимость еще в функциональном разбие­нии структуры микропроцессора горизонтальными плоско­стями. В результате рассмотренного функционального разделения структуры микропроцессора на функционально и конструктивно законченные части создаются условия реализации каждой из них в виде БИС. Все они образуют комплект секционных БИС МП.
Таким образом, микропроцессорная секция — это БИС, предназначенная для обработки нескольких разря­дов данных или выполнения определенных управляющих операций. Секционность БИС МП определяет возмож­ность «наращивания» разрядности обрабатываемых данных или усложнения устройств управления микропро­цессором при «параллельном» включении большего числа БИС.

Многокристальные секционные микропроцессоры имеют разрядность от 2—4 до 8—16 бит и позволяют созда­вать разнообразные высокопроизводительные процессоры ЭВМ.

Использование многокристальных микропроцессорных высокоскоростных биполярных БИС, имеющих функцио­нальную законченность при малой физической разряд­ности обрабатываемых данных и монтируемых в корпус с большим числом выводов, позволяет организовать разветвление связи в процессоре, а также осуществить конвейерные принципы обработки информации для повы­шения его производительности.

  1. Умножение двоичных чисел




9.Система команд МП КР580 ИК80

Команды делятся на:

1)арифметические; 2)поразрядной пересылки данных; 3)поразрядной обработки данных; 4)команды управления; 5)команды передачи управления.

  1. Команды пересылки данных общего назначения: MOV, MVI, LDA, STA, LHLD, SHLD, LXI, LDAX, SPHL, STAX, XCHG, XHTL

Команды обращения к стеку: PUSH, POP

Команды ввода и вывода: IN, OUT

  1. Группа арифметических команд

Команды сложения: ADD, ADI, ADC, ACI, INR, INX, DAD

Вычитания: SUB, SUI, SBB, SBI, DCR, DCX

Команды десятичной коррекции содержимого аккумулятора: DAA

  1. Группа команд поразрядной обработки данных.

Логические команды: ANA, ANI, ORA, ORI, XRA, XRI

Команды сравнения: CMP, CPI

Команды сдвига: RLC, RRC, RAL, RAR

Команда инверсии содержимого аккумулятора: CMA

  1. Группа команд передачи управления

Безусловного перехода: JMP, PCHL

Условного перехода: JNC, JC, JNZ, JZ, JPO, JPE, JP, JM

Команды безусловного вызова подпрограммы CALL, RST

Команды условного вызова подпрограммы: CNZ, CZ, CMC, CC, CPO, CPE, CP, CM

Команда безусловного возврата из подпрограммы: RET

Команда условного возврата из подпрограммы: RMZ, RZ, RNC, RC, RPO, RPE, RP, RM

  1. Группа команд управления микропроцессором:

Команды управления признаком переноса: CMC, STC

Команды управления триггером разрешения прерывания: EI, DI

Нет операции: NOP

Команда остановки микропроцессора: HLT

Число команд микропроцессора – 78. Многие базовые команды из числа 78 порождают несколько различных кодовых операций, поэтому общее число кодов команд составляет 244. Время выполнения команд оценивается числом тактов микропроцессора, составляет от 4 до 18 тактов. Время выполнения команды зависит от того, выполняется условие, или нет. Поэтому время команды увеличивается.

11. Структура микропроцессора. Назначение линий шины управления.

Устройство управления управляет работой АЛУ и внутренних регистров в процессе выполнения команды. Согласно коду операций, содержащемуся в команде, оно формирует внутренние сигналы управления блоками МП. Адресная часть команды совместно с сигналами управления используется для считывания данных из определенной ячейке памяти или для записи данных в ячейку. По сигналам УУ осуществляется выборка каждой новой, очередной команды.

^ Шина управления. По шине управления передаются сиг­налы, определяющие характер обмена информацией по ма­гистрали. Сигналы управления определяют какую операцию считывание или запись информации из памяти нужно производить, синхронизируют обмен информацией между устройствами и т.д. 



12. Назначение управляющих сигналов в МП.

Микропроцессор и некоторые шины устройств ввода-вывода генерируют управляющие сигналы, предназначенные для синхронизации и определения операций устройств. Эти сигналы передаются по совокупности однонаправленных шин, в целом образующих магистраль сигналов управления (МУ). Все сигналы управления в электронной системе согласованы с системными сигналами синхронизации. Эти сигналы задают начало и последовательность срабатывания, как различных устройств системы, так и различных блоков и узлов внутри всех кристаллов БИС. Для задания главной последовательности синхронизирующих импульсов, как правило, применяется внешний кварц или генератор на его основе. Выдаваемые микропроцессором сигналы синхронизации бывают однофазными, реже двухфазными.

Каждый микропроцессор имеет уникальную систему сигналов управления. Поэтому конкретное описание всех шин МУ, так же как и цоколевки выводов корпуса, дается в технической документации на конкретный микропроцессор. Тем не менее, практически все микропроцессоры имеют общие сигналы. Среди них – сигнал “Сброс” – входной сигнал, вырабатываемый на пульте управления системы. Он приводит к сбросу всех внутренних регистров микропроцессора и загрузке счетчика команд – узла, определяющего последовательность выполнения команд программы, начальным значением адреса, где записана первая команда программы.

Шесть выходов (SYNC, DBIN, WAIT, WR, HLDA, INTE) несут сигналы уп­равления и синхронизации всем прочим элементам системы Наконец, четыре входа (READY, HOLD, INT, RESET) яв­ляются входами управления, которые воспринимают ин­формацию, поступающую из системы.




13. Постановка и решение задачи управления с помощью МП

Управление есть функция организованной системы, обеспечивающая сохранение структуры системы, поддержание режима деятельности, реализацию программы и цели деятельности.

Задачей структуры собственно управления являются действия по приведению реального значения некоторой физической величины к ее заданному значению. Это заданное значение является целью управления, ради которой существует вся система управления. Управляющим воздействием является разность между текущим заданным значением физической величины – значением ее целевой функции и реальным значением этой физической величины. Эта разность подается на вход системы управления, которая через органы управления влияет на объект управления. Объект управления изменяет значение реальной физической величины до значения требуемого в данный момент времени ее значения, определяемого целевой функцией.



В теории управления возможна постановка всего двух задач:

Первая задача: мы хотим управлять объектом в процессе его функционирования сами непосредственно. Это задача управления.

Вторая задача: мы не хотим управлять объектом в процессе его функционирования, но хотим, чтобы объект — без нашего непосредственного вмешательства в процесс — самоуправлялся в приемлемом для нас режиме. Это задача самоуправления.

Раньше контроль с помощью МП средств применялся ограничено, обычно на высшем уровне (операторная, где стоял мощный вычислительный комплекс, в остальном использовались аналоговые регуляторы). Это объяснялось дороговизной вычислительных средств. В настоящее время с повышением быстродействия микропроцессоров, т.е. способности обрабатывать сигнал в реальном времени и снижение их стоимости привело к тому что МП Средства стали использоваться как на нижнем уровне, непосредственно в регуляторах (АЦПЦифровой сигнальный процессор (фильтрация и обработка сигнала в соответствии с заданным законом регулирования)ЦАП), так и в системе централизованного контроля на верхнем уровне.

Этапы: описание задачи, анализ задачи, системная блок-схема, основная блок-схема, детальная блок-схема, алгоритм программы по детальной бс.

14. Микропроцессор INTEL 8080. Структура, назначение выводов.



Количество выводов: 28, 42, 50, 64

15. Перевод чисел из одной системы в другую (шестнадцатеричного в десятичное)




16. Подпрограмма задержки на определенную длительность.

TIME1: CALL HUNT ; вызов подпрограммы задержки времени

(LXI B, 9B26Н) ; загрузка в рег. пару СА времени задержки

DCX В ; уменьшить содержание ВС на 1

MOV A, B ; передача данных из В в А

ORA C ; логическое “или” содержимого В и С.

JNZ TIME ; если флаг нуля 0, то к ТIME1

RET ; Возврат в программу

17. Структурная схема подключения датчиков технологического процесса к МПС.

Подключения датчиков к микропроцессорному устройству напрямую невозможно из за разности выходных сигналов датчика и принимающего сигнала микроконтроллера. Поэтому сигнал с датчика нужно усилить если он имеет выход по напряжению (если имеет выход по току то надо еще и преобразовать ток в напряжение, а затем усиливать), затем усиленный сигнал подается на нормирующий преобразователь который нормирует сигнал ограничивая его по миниму или по максимуму к примеру или еще как-то, т.е подгоняет его к виду характеристики или диапазона ,который способен воспринять АЦП затем преобразуется АЦП в цифровой код и может уже считываться непосредственно процессором. В настоящее время существуют датчики с цифровым выходом т.е. в них уже собраны все эти кубики. И контроллеры уже также имеют встроенные АЦП.




18. Функционирование микроЭВМ.





19. Регистр признаков.

Регистр состояния слова в АЛУ является устройством чрезвычайно важным (его называют иногда регистром кода условий или инди­катором). Этот регистр состоит из группы триггеров, ко­торые могут быть установлены или сброшены исходя из результатов последней операции, выполненной АЛУ. Эти триггеры или индикаторы содержат указатели нуля, отри­цательного результата, переноса и т. д. Индикаторы ис­пользуются для принятия решений, когда вводятся коман­ды ветвлений. Аккумулятор обычно используется в ходе большинства операций, выполняемых центральным уст­ройством, например, передачи данных.

На рис. 8.4 представлены пять индикаторов МП 8085. ^ Индикатор переноса СУ устанавливается или сбрасывает­ся в результате выполнения арифметических операций. Его состояние проверяется командами программы. Как и в типовом МП, переполне­ние 8 бит при сложении устанавливает 1 в СУ; в случае вычитания, когда СУ установлен, это ука­зывает, что вычитаемое больше уменьшаемого.

Индикатор нуля Z ус­танавливается, когда ре­зультатом некоторых опе­раций является 0, в про­тивном случае он сбрасы­вается. Мы изучали его функционирование в ти­повом МП.

Индикатор знака S устанавливается в зависимости от состояния наиболее значимого бита после выполнения арифметических или логических команд. Эти команды ис­пользуют самый старший бит данных для того, чтобы представить знак числа, содержащегося в аккумуляторе. Установленный индикатор соответствует отрицательной величине, сброшенный — положительной.

^ Индикатор вспомогательного переноса АС показывает переполнение или перенос в третьем разряде аккумулятора таким же образом, как индикатор переноса показывает переполнение или перенос в седьмом разряде. Этот инди­катор используется в ходе выполнения операций двоично-десятичной арифметики.

И
ндикатор четности Р
проверяет число бит единиц в аккумуляторе. Если это число четное, он показывает, что паритет четный, и тогда в индикаторе паритета устанав­ливается 1; если число нечетное, паритет нечетный, и ин­дикатор сбрасывается в 0. Например, если команда ADD дает результат в аккумуляторе ООП 00112, в индикаторе паритета будет установлена 1, так как число единиц (4) четно. Если в аккумуляторе—1010 1110, индикатор Р будет сброшен в 0, потому что число бит единиц (5) не­четно.

20. Структура АЛУ.

Арифметико-логическое устройство ЦП выполняет такие операции, как сложение, сдвиг/перестановка, сравнение, инкремент, декремент, отрицание, И, ИЛИ, ИЛИ ИСКЛЮЧАЮЩЕЕ, дополнение, сброс, инициализация.

Если АЛУ должно выполнить операцию сложения посред­ством команды ADD, процедура могла бы быть аналогич­ной представленной на рис. 4.8, а. Здесь содержимое ак­кумулятора ОАН складывается с содержимым регистра временного хранения данных 05Н. Сумма OFH помещена в аккумулятор.

Н
а рис. 4.8, б приведены основные функциональные элементы типового АЛУ. Оно содержит сумматор и уст­ройство сдвига, а результаты пересылаются в аккумулятор посредством внутренней шины данных. Регистр состояния слова в АЛУ является устройством чрезвычайно важным (его называют иногда регистром, кода условий или инди­катором)1. Этот регистр состоит из группы триггеров, ко­торые могут быть установлены или сброшены исходя из результатов последней операции, выполненной АЛУ. Эти триггеры или индикаторы содержат указатели нуля, отри­цательного результата, переноса и т. д. Индикаторы ис­пользуются для принятия решений, когда вводятся коман­ды ветвлений. Аккумулятор обычно используется в ходе большинства операций, выполняемых центральным уст­ройством, например, передачи данных.

21. Синтез схемы контроля параметров технологического процесса.



22. Устройство управления и синхронизации МП

Устройство управления и синхронизации: это устройство получает сигналы дешифратора команд для определения природы выполняемой команды. Оно получает также ин­формацию от регистра состояния в случае условного пере­хода. Сигналы управления и синхронизации передаются во все устройства системы для координации выполнения команд, и, наконец, оно вырабатывает сигналы управления внешними устройствами (ОЗУ, ПЗУ, УВВ и т. д.).

Является наиболее сложным в центральном процессоре. Оно влияет на все события и управляет их протеканием внутри центрального устройства и во всей микро-ЭВМ. Мы упоминали в предыдущей главе, что каждая команда про­граммы может быть разделена на этапы извлечения и вы­полнения. Каждый из них в свою очередь может быть раз­делен на элементарные микропрограммы. Микропрограммы каждой команды находятся в секции декодирования и вы­полняются блоком управления и синхронизации централь­ного устройства.

Шестнадцатиразрядный регистр, называемый счетчи­ком команд, представлен на рис. 4.7 как элемент, состав­ляющий часть центрального устройства. Этот регистр слу­жит для хранения адреса следующей команды, чтобы из­влечь ее из памяти. Так как команды .выполняются последовательно, счетчик команд считает прямым счетом, если только нет контрпорядка. Большая часть выпускае­мых микропроцессоров имеет 16-разрядный счетчик ко­манд, который может адресовать 64 К слов памяти посред­ством адресной шины. Нормальная последовательность выполнения команд программы может быть изменена спе­циальными командами ветвления, вызова подпрограмм, возврата из подпрограмм или прерывания. Эти команды повлекут переход содержимого счетчика команд на дру­гую величину, отличную от следующего старшего адреса. Чтобы вернуть программу в исходное состояние после по­следовательности ее запуска, оператор должен восстановить в счетчике команд номер первой команды программы.

Последовательность извлечение-декодирование-выпол­нение команд является основой функционирования вычис­лительной машины. Первая команда, извлеченная из па­мяти программы, определяет код операции первой коман­ды и помещается в регистр команд устройством управления центральным процессором. Код операции истолковывает­ся дешифратором команд, который указывает затем про­цессору процедуру управления и синхронизации, которой должна следовать программа для выполнения заданной ком-ы.
23. Примеры построения программ на ассемблере.





24. Назначение управляющих сигналов, поступающих по шине данных.

Шиной называют группу линий передачи информации, объединенных общим функциональным признаком. В микропроцессорной схеме используется три вида шин: данных, адресов и управления.

Разрядность внутренней шины данных т. е. количество передаваемых по ней одновременно (параллельно) битов числа соответствует разрядности слов, которыми оперирует МП. Очевидно, что разрядность внутренней и внешней шин данных должна быть одной и той же. У восьмиразрядного МП внутренняя шина данных состоит из восьми линий, по которым можно передавать последовательно восьмиразрядные слова – байты. Следует иметь в виду, что по шине данных передаются не только обрабатываемые АЛУ слова, но и командная информация. Следовательно, недостаточно высокая разрядность шины данных может ограничить состав (сложность) команд и их число. Поэтому разрядность шины данных относят к важным характеристикам микропроцессора – она в большей мере определяет его структуру (числа разрядов указаны на рисунке в скобках рядом с названиями блоков).

Шина данных МП работает в режиме двунаправленной передачи, т. е. по ней можно передавать слова в обоих направлениях, но не одновременно. В этом случае требуется применение специальных буферных схем и мультиплексного режима обмена данных между МП и внешней памятью. Мультиплексный режим (от английского слова multiple – многократный, множественный), иногда называемый многоточечным, - режим одновременного использования канала передачи большим числом абонентов с разделением во времени средств управления обменом.
25. Стек. Определение.


26. Назначение выводов микропроцессора.



27. Регистры МП.

Как и в случае типового МП в состав МП Intel 8085 входят 8- и 16-разрядные регистры. Адресуемых 8-разряд­ных регистров здесь восемь, шесть из которых (регистры общего назначения) могут быть использованы или как 8-разрядные, или могут объединяться в три 16-разрядные пары. Кроме того, МП Intel 8085 содержит два 16-разряд­ных регистра.

  1. Аккумулятор (или регистр Л) является ядром всех операций МП, к которым относятся арифметические, ло­гические, загрузки или размещения данных и ВВ. Это 8-разрядный регистр.

  2. Регистры общего назначения ВС, DE и HL могут быть использованы как шесть 8-разрядных или три 16-раз­ рядные пары регистров в зависимости от текущей выполняемой команды. Как и в типовом МП, пара HL (фирмой Intel названа указателем данных) может быть использо­вана для указания адреса. Несколько команд используют пары ВС и DE в качестве указателя адреса, но обычно они являются регистрами хранения данных.

  3. Счетчик команд PC всегда указывает на ячейку памяти следующей для выполнения команды.

  4. Указатель стека SP является специальным регист­ром— указателем адреса (или данных), который всегда указывает на вершину стека в ОЗУ. Это 16-разрядный ре­гистр.

  5. Регистр состояния (или индикаторов) содержит пять одноразрядных индикаторов, в которых содержит­ся информация, относящаяся к состоянию МП. Эти ука­затели используются условными ветвлениями программы, вызовами подпрограмм и возвратами из подпро­грамм.


28. Счетчик команд МП.

Шестнадцатиразрядный регистр, называемый счетчи­ком команд, представлен на рис. 4.7 как элемент, состав­ляющий часть центрального устройства. Этот регистр слу­жит для хранения адреса следующей команды, чтобы из­влечь ее из памяти. Так как команды выполняются последовательно, счетчик команд считает прямым счетом, если только нет контрпорядка. Большая часть выпускае­мых микропроцессоров имеет 16-разрядный счетчик ко­манд, который может адресовать 64 К слов памяти посред­ством адресной шины. Нормальная последовательность выполнения команд программы может быть изменена спе­циальными командами ветвления, вызова подпрограмм, возврата из подпрограмм или прерывания. Эти команды повлекут переход содержимого счетчика команд на дру­гую величину, отличную от следующего старшего адреса. Чтобы вернуть программу в исходное состояние после по­следовательности ее запуска, оператор должен восстановить в счетчике команд номер первой команды программы.
29. машинные коды.

Машинный код (также употребляются термины собственный код, или платформенно-ориентированный код, или родной код, или нативный код — от англ. native code) — система команд (язык) конкретной вычислительной машины (машинный язык), который интерпретируется непосредственно микропроцессором или микропрограммами данной вычислительной машины.

Каждая модель процессора имеет свой собственный машинный язык, хотя во многих моделях эти наборы команд сильно перекрываются. Говорят, что процессор A совместим с процессором B, если процессор A полностью «понимает» машинный код процессора B. Если процессор A знает несколько команд, которых не понимает процессор B, то B несовместим с A.

«Слова» машинного языка называются машинными инструкциями. Каждая из них описывает элементарное действие, выполняемое процессором, такое как «переслать байт из памяти в регистр». Программа — это просто длинный список инструкций, выполняемых процессором. Раньше процессоры просто выполняли инструкции одну за другой, но новые суперскалярные процессоры способны выполнять несколько инструкций за раз. Прямой поток выполнения команд может быть изменён инструкцией перехода, которая переносит выполнение на инструкцию с заданным адресом. Инструкция перехода может быть условной, выполняющей переход только при соблюдении некоторого условия.

Программа состоит из команд, записанных в двоичном коде (с помощью 0 и 1). Каждая команда имеет две составляющие: код операции и адресную часть. Код операции определяет какую команду должен исполнить процессор. Адресная часть указывает где в памяти компьютера хранятся операнды и куда поместить результат выполнения операции. (Операнды - это данные, над которыми выполняется операция) В настоящее время программисты не пользуются непосредственно машинными кодами при создании программ, так как это трудоёмко и не нагдядно, но, на каком бы языке программирования ни была написана программа, перед выполнением она переводится в машинные коды. Перевод производится автоматически программой - компилятором (транслятором) или интерпретатором (для языка Basic).

30. АЦП. Схемы АЦП. Технические характеристики.

Аналого-цифровой преобразователь (АЦП, ADC) — устройство, преобразующее входной аналоговый сигнал в дискретный код (цифровой сигнал).

^ Параллельные АЦП

Простейшим по пониманию принципов работы (но отнюдь не по внутреннему устройству) является параллельный аналого-цифровой преобразователь. Рассмотрим его работу на примере схемы трехразрядного параллельного АЦП, приведенной на рисунке 1.

(Вместо усилителей f должны быть компараторы КП.)

В этой схеме аналоговый сигнал Uвх подается на соответствующий вход АЦП. Одновременно на другой его вход подается опорное напряжение UREF. Это напряжение при помощи резистивного делителя (резисторов с одинаковым сопротивлением) делится на семь одинаковых уровней. Основой параллельного преобразователя являются семь аналоговых компараторов, которые сравнивают входной сигнал с опорным напряжением, подаваемым на их второй вход. Аналоговые компараторы представляют собой обычные усилители-ограничители с дифференциальным входом. Если напряжение на входе преобразователя меньше всех напряжений, подаваемых на опорные входы компараторов, то на всех выходах формируются нулевые уровни сигналов. Код на выходе линейки компараторов будет равен 0000000.

Постепенно повышая уровень входного сигнала можно превысить напряжение на опорном входе нижнего компаратора, на его выходе сформируется уровень логической единицы. Код на выходе линейки компараторов 0000001. При дальнейшем увеличении 0000011, 0000111, и тд. Максимальное значение кода 1111111 будет при превышении входным сигналом значения сигнала на опорном входе самого верхнего компаратора. Однако код, получаемый на выходе линейки компараторов, не является двоичным, поэтому для его приведения к двоичному виду потребуется специальная цифровая схема — преобразователь кодов. Количество разрядов должно быть на единицу меньше количества двоичных кодов. Для восьмиразрядного АЦП потребуется уже 256 компараторов, для десятиразрядного — 1023! «-» погрешность зависит от числа КП, их чувствительности и стабильности.

^ Последовательно-параллельные АЦП (8 разрядный)

В схеме восьмиразрядного последовательно-параллельного АЦП используются два параллельных четырехразрядных АЦП. Второй аналого-цифровой преобразователь оцифровывает ошибку квантования, выделяемую при помощи цифро-аналогового преобразователя и аналогового вычитателя. Для того чтобы в схеме можно было бы использовать одинаковые АЦП, сигнал ошибки преобразования первого аналого-цифрового преобразователя усиливается в 16 раз. В результате уровень сигнала на входе второго АЦП равен уровню сигнала на входе первого АЦП. Так как разрядность параллельных преобразователей снижена вдвое, то выигрыш по сложности реализации схемы составляет почти в десять раз! Прежде чем мы сможем сформировать на выходе восьмиразрядный двоичный код, необходимо чтобы сигнал был преобразован в цифровую форму первым АЦП, снова преобразован в аналоговую форму цифро-аналоговым преобразователем. Затем должен быть сформирован и усилен сигнал ошибки, и этот сигнал должен быть снова оцифрован, время преобразования входного аналогового сигнала возрастает в четыре раза. Все это время сигнал на входе преобразователя не должен меняться. Это означает, что в составе последовательно-параллельного АЦП должно находиться устройство выборки и хранения. (В цифровой части преобразователя разбиение на этапы производится при помощи параллельных регистров. В аналоговой части для этой цели служат устройства выборки и хранения. И на регистры и на устройства выборки и хранения подается тактовая частота аналого-цифрового преобразователя. Эта частота совпадает с частотой дискретизации входного аналогового сигнала.)

^ АЦП последовательного приближения

Эти преобразователи позволяют в течение одного периода тактового сигнала получить один двоичный разряд. То есть при каждом последующем измерении точность увеличивается на один десятичный разряд. Подобным образом можно проводить измерения и в двоичной системе счисления. В этом случае каждый раз точность измерения будет возрастать ровно в два раза.

Для сравнения неизвестного напряжения, поступающего с выхода устройства выборки и хранения, с эталонными напряжениями, поступающими с выхода цифро-аналогового преобразователя, воспользуемся уже известным нам аналоговым компаратором.

В первый момент времени после поступления первого тактового импульса на выходе регистра последовательного приближения формируется код половины полной шкалы преобразователя. Этот код соответствует двоичному числу 01111111. При подаче этого кода на входы цифро-аналогового преобразователя на его выходе появится напряжение, соответствующее половине полной шкалы входных напряжений (или, что то же самое, половине опорного напряжения Uоп, подаваемого на соответствующий вход цифро-аналогового преобразователя).При поступлении следующих тактовых импульсов этот код будет сдвигаться вправо, обеспечивая тем самым уменьшение веса разрядов ровно вдвое. В примере на рисунке 1, измеряемое напряжение превышает значение половины полной шкалы АЦП, на выходе аналогового компаратора появится уровень логической единицы. При поступлении второго тактового импульса этот сигнал запишется в старший разряд регистра последовательного приближения 10111111, напряжение на выходе ЦАП станет равным 3/4 от напряжения полной шкалы. (Если бы напряжение оказалось меньше 00111111, и напряжение 1/2 от полной шкалы.) При втором измерении превысит напряжение с выхода УВХ, поэтому на выходе компаратора появится нулевой уровень 10011111. На этот раз напряжение на выходе ЦАП уменьшится на 1/8 Uоп от предыдущего значения. После поступления на вход регистра последовательного приближения девяти тактовых импульсов мы получим полный 8-разрядный двоичный код, соответствующий входному напряжению 10101000. После завершения преобразования, на управляющем выходе регистра последовательного приближения появляется нулевой потенциал, показывающий, что преобразование закончено. Требуется, как минимум, N+1 тактовых импульсов (один такт на выдачу половинного напряжения и N тактов для получения N двоичных разрядов). Последовательный.



31. Кодирование. Числовые коды.

Каждое дискретное сообщение может быть описано комбинацией конечного числа символов, представляющих единый алфавит и составленных по определенному закону. В общем случае в процессе передачи задается язык и алфавит исходного сообщения. Оно может быть представлено на русском и и.т.д. Дискретный канал передачи инфо задается собственным языком и алфавитом. Язык канала определяется такими требованиями как помехоустойчивость, дальность, секретность, быстродействие. Алфавит канала характеризуется набором возможных физических составляющих (импульсами тока, частотой). Элементы кодовой комбинации отображаются различными физическими состояниями канала. Отдельные элементы кодовой комбинации могут существовать как одновременно (параллельный код) так и последовательно во времени (послед. код). Процесс преобразования дискретного сообщения из одного языка в другой называется кодированием, а закон или правило по которому осуществляется кодирование называется кодом. Полный набор символов, используемых для кодирования называется основой кода. Отдельные комбинации символов составленных по определенному закону и однозначно определяющих данное сообщение представляет собой кодовые комбинации. Число символов N кодовой комбинации называется ее длиной. Коды записанные буквами цифрами или другими символами не изменяют количества информации первоначального сообщения. Однако при кодировании может меняться энтропия сообщения. Из множества различных кодов можно выбрать такой в котором энтропия была бы максимальной. Такой код будет содержать наименьшее число символов для передачи, поэтому его называют оптимальным.

Числовые коды. Такие коды образуются по правилам образования систем счисления. Известно большое число систем счисления. Все современные системы счисления являются позиционными. Единичный код, Двоичный код, Код грея код шеннона- фено.

32. ЦАП.

В электронике цифро-аналоговый преобразователь (ЦАП) — устройство для преобразования цифрового (обычно двоичного) кода в аналоговый сигнал (ток, напряжение или заряд). Цифро-аналоговые преобразователи являются интерфейсом между дискретным цифровым миром и аналоговыми сигналами.

Наиболее общие типы электронных ЦАП:

широтно-импульсный модулятор — простейший тип ЦАП. Стабильный источник тока или напряжения периодически включается на время, пропорциональное преобразуемому цифровому коду, далее полученная импульсная последовательность фильтруется аналоговым фильтром низких частот. Такой способ часто используется для управления скоростью электромоторов, а также становится популярным в Hi-Fi (класс аппаратуры) аудиотехнике;

ЦАП передискретизации (дельта-сигма ЦАП) основаны на изменяемой плотности импульсов. Передискретизация позволяет использовать ЦАП с меньшей разрядностью для достижения большей разрядности итогового преобразования. На ЦАП малой разрядности поступает импульсный сигнал с модулированной плотностью импульсов (c постоянной длительностью импульса, но с изменяемой скважностью), создаваемый с использованием отрицательной обратной связи. ООС - фильтра высоких частот для шума квантования. Большинство ЦАП большой разрядности (более 16 бит) построены на этом принципе вследствие его высокой линейности и низкой стоимости. Быстродействие дельта-сигма ЦАП достигает сотни тысяч отсчетов в секунду, разрядность — до 24 бит. С увеличением частоты передискретизации смягчаются требования, предъявляемые к выходному фильтру низких частот и улучшается подавление шума квантования;

взвешивающий ЦАП, в котором каждому биту преобразуемого двоичного кода соответствует резистор или источник тока, подключенный на общую точку суммирования. Сила тока источника (проводимость резистора) пропорциональна весу бита, которому он соответсвует. Таким образом, все ненулевые биты кода суммируются с весом. Взвешивающий метод один из самых быстрых, но ему свойственна низкая точность из-за необходимости наличия набора множества различных прецизионных источников или резисторов. По этой причине взвешивающие ЦАП имеют разрядность не более восьми бит

цепная R-2R схема является вариацией взвешивающего ЦАП. В R-2R ЦАП взвешенные значения создаются в специальной схеме, состоящей из резисторов с сопротивлениями R и 2R. Это позволяет существенно улучшить точность по сравнению с обычным взвешивающим ЦАП, т.к. сравнительно просто изготовить набор прецизионных элементов с одинаковыми параметрами и при включении одного или всех ключей R не меняется. Недостатком метода является более низкая скорость вследствие паразитной емкости:
33. Разделение сигналов при передаче по каналам связи.

Разделение сигналов при передаче по каналам связи возможна если есть возможность разделения сигналов на принимающей стороне. Существует 2 основных способа разделения сигналов: временной и частотный. Условием независимости передачи сигналов является ортогональность сигналов. G



34. Составные коды.





35. Пропускная способность канала связи.

В практике приходится сравнивать сигналы различных видов, а также каналы по их способности передавать информацию. Возникает также необходимость в определении соотношения сигнала и канала к друг другу. С этой целью вводят понятие объем сигнала и объем канала.



где

Fс-полоса частот сигнала

Tс-длительность сигнала

Fк-полоса частот пропускания канала

Tк-время в течение которого канал доступен для передачи сигнала данной структуры

D- динамический диапазон сигнала и канала, характеризующий уровень сигнала и уровень мощности в канале.

Необходимое условие передачи сигнала Vk>Vc

Достаточные условия:

deltaFk>=deltaFc

Tk>=Tc

Dk>=Dc

Если необходимое условие выполняется а достаточные нет то необходимо преобразование сигнала чтобы выполнялись достаточные.

36. Коды с обнаружением и исправлением ошибок.

Коды с обнаружением ошибки.

Чтобы обнаружить ошибку, возникающую одновременно в 2-ч элементах кода нужно увеличить dmin до 3. Для обнаружения ошибок кратностью σоб необходимо иметь кодовое расстояние dmin≥σоб+1. Для определения расстояния между 2-мя различными комбинациями и dmin составляют матрицу кодовых расстояний, с этой целью находят кодов расст между любой парой кодов комб и записывают в таблицу. Трудоемкий процесс есть спец проги на компах. При выборе из полного набора разрешенных комбинаций с заданной dmin>2 уменьшается число полезных комб. Для получения первоначального числа N0 необх увеличить длину кодов комб до n=n0+∆n/ Это коды с избыточностью.

Коэф избыточности R= ∆n/n0

^ Коды с исправлением ошибок.

При dmin>2 можно не только обнаружить, но и исправить ошибку. Способность кода обнаруживать и исправлять ошибки определяется минимальными кодовыми расстояниями:

dmin = σи + σоб + 1, где

σоб – число обнаруживаемых ошибок

σи – число исправл. ошибок

Если осущ. исправл. всех обнаруживаемых ошибок, то dmin = 2∙σи + 1 ==>

==> для исправления одной ошибки необходимо иметь кодовое расстояние dmin = 3

Существует два основных подхода к формированию помехозащищённого кода:

  • выбор из заданного набора безызбыточного кода комбинации помехозащищённого кода с заданными свойствами.

  • Непосредственное преобразование k-значной комбинации безызбыточного кода в (n>k)-значную комбинацию помехозащищённого кода с заданными свойствами.

В 1-м случае широко используются различные варианты табличного метода, а во 2-м случае комбинации помехозащищённого кода формируются путём математических преобразований над элементами исходной кодовой комбинации безызбыточного кода.

Наиболее часто используются линейные операции суммирования. Коды, полученные таким путём, называются линейными.

^ Некоторые коды с обнаружением ошибок

Код с проверкой на чётность может быть получен двумя способами:

Вариант табличного метода состоит в том, что все кодовые комбинации двоичного кода разбиваются на две группы, в одну из которых входят комбинации с чётным числом единиц (000 011 101 110), а в другую – с нечётным (001 010 100 111). Для передачи используются комбинации 1-й, либо 2-й группы.

Код может быть получен путём линейных математических преобразований. По модулю 2 суммируются все элементы исходной кодовой комбинации. Если сумма = 1, то, для получения чётных комбинаций, к исходной добавляется "1". В противном случае добавляется "0".

Исходная комбинация

Сумма по модулю 2

Полученная комбинация

111

111=1

1111

011

011=0

0110

Такой код имеет dmin=2, может обнаружить одиночное искажение, а так же искажение нечётной кратности

Двоичный код на одно сочетание

0000 0100 1000 1100+

0001 0101+ 1001+ 1101

0010 0110+ 1010+ 1110

0011+ 0111 1011 1111

Существуют коды с повторением. Предусматривается повторение каждой комбинации два и более раз, при этом бывают коды с повторением с инверсией и без инверсии. Повторяться могут целые комбинации, либо целые элементы.

Линейные коды широкое распространение получили в связи с тем, что способны обнаруживать и исправлять ошибки. Они состоят из информационных и проверочных символов.

Среди этих линейных кодов выделяют групповые коды.

Для двоичных кодов в качестве линейной операции принято посимвольное сложение по модулю 2. Коды, построенные по такому принципу, называются групповыми, т.к. они образуют алгебраическую группу по отношению к этой операции. Каждая кодовая операция при этом является суммой по модулю 2 двух других кодовых комбинаций. Такие коды обозначают n, k, d, где n – общее число разрядов, k – число информационных разрядов, d – минимальное кодовое расстояние.

Наиболее распространённый способ задания таких кодов с помощью таблиц, базисных матриц с числом строк k и рядов n.

Например: 7, 4, 3

,

где a1, a2, a3, a4 – информационная часть, а b1, b2, b3 – проверочная часть.

Проверочная часть (контрольная подматрица) формируется различными способами со следующими ограничениями:

Каждая строка контрольной подматрицы содержит не менее (d-1) единицу.

Строки контрольной подматрицы отличаются не менее чем в (d-2) позициях.

Сумма любых (d-1) строк не равна 0.
37. Код Грея.

Код Грея

Грей-код является так называемым одношаговым кодом, т.е. при переходе от одного числа к другому всегда меняется лишь какой-то один из всех бит. Погрешность при считывании информации с механического кодового диска при переходе от одного числа к другому приведет лишь к тому, что переход от одного положения к другом будет лишь несколько смещен по времени, однако выдача совершенно неверного значения углового положения при переходе от одного положения к другому полностью исключается. Преимуществом Грей-кода является также его способность зеркального отображения информации. Так инвертируя старший бит можно простым образом менять направление счета и таким образом подбирать к фактическому (физическому) направлению вращения оси. Изменение направления счета таким образом может легко изменяться управляя так называемым входом " Complement ". Выдаваемое значение может таким образом быть возрастающим или спадающим при одном и том же физическом направлении вращения оси.
Поскольку информация выраженная в Грей-коде имеет чисто кодированный характер не несущей реальной числовой информации должен он перед дальнейшей обработкой сперва преобразован в стандартный бинарный код. Осуществляется это при помощи преобразователя кода (декодера Грей-Бинар) который к счастью легко реализуется с помощью цепи из логических элементов «исключающее или» ( XOR ) как программным так и аппаратным способом.

ЕСЛИ в старшем разряде двоичного кода стоит ноль то в коде грея ничего не меняется если 1 то меняется на противоположный


frame1


38. преобразование двоичных чисел в десятичные с помощью регистров сдвига.





39. Код Хемминга.

Простая идея, лежащая в основе кодов Хэмминга, состоит в требовании того, чтобы синдром давал фактическое положение ошибки, а равный 0 синдром означал, что ошибка отсутствует. Какими должны быть проверки на четность? Посмотрим на двоичное представление номеров позиций (табл. 3.4.1). Ясно, что если
синдром указывает позицию ошибки (когда она произошла), то каждая позиция, для которой последняя цифра ее номера, записанного в двоичном представлении, равна 1, должна входить в первую проверку на четность (см. крайний правый столбец). Аккуратно продумайте, почему это так. Аналогично, во вторую проверку на четность должны входить те позиции, для которых равно 1 вторая справа цифра их номера записанного в двоичном представлении и т. д.



Таким образом, в первую проверку на четность входят позиции 1, 3, 5, 7, 9, 11, 13, 15, ..., во вторую — 2, 3, 6, 7, 10, 11, 14, 15 . .., в третью — 5, 6, 7, 12, 13, .14, 15, .... в следующею -8, 9, 10, 12, 13, 14, 15 и т, д.

Для иллюстрации сказанного (табл. 3.4.2) построим простой код с исправлением ошибки для четырех двоичных символов



правильность принятого кода определяется z проверками, которые производятся путем суммирования по модулю 2соответствующей проверочной информации. В результате мы получаем числа s1, s2, s3 они называются проверочными векторами или синдромами. Где номер это номер проверки. Равенство синдрома нулю свидетельствует об отсутсвии ошибок иначе –присутсвует ошибка..код Хемминга позволяет не только обнаружить но и исправить ее. Код Хемминга (n,k,d код). В результате зэт- проверок получаем двоичное число, которое при переводе в десятичное указывает на какой позиции произонла ошибка.

Терь как эта чушь работает:

Смотри картинку выше. Исходное сообщение у нас было 0110011 приняли уже с ошибкой 0100011 (ошибка в 3 разряде) тут типа нумерация слева направо

Теперь делаем проверки и как тока проверка станет равной нулю мы получим двоичный код после перевода в десятичное число мы будем знать где ошибка.

Проверки составляются так:смотрим на двоичное представление десятичных чисел чуть выше и для первой проверки суммируем по модулю 2 те номера где у нас есть единички в первом разряде, для второй проверки смотрим где у нас единички во втором разряде

s1=а1+а3+а5+а7+а9 итд итп

s2=а2+а3+а6+а7 итд

сооответсвенно для третьего синдрома все также продолжается где единички в 3 разряде. Суммирование идет по модулю 2.

Итак терь начинаем определять ошибки:

Делаем первую проверку. Берем принятое сообщение и составляем первую проверку т.е. складываем по модулю 2 биты стоящие на местах для первого синдрома (1, 3, 5, 7, итд)

s1=0+0+0+1=1- проверка не выполняется

следовательно делаем вторую

s2=1+0+1+1=1 опять не выполняется, делаем третью

s3=0+0+1+1=0 урррррра товарищи проверка выполнена и равна нулю следовательно прекращаем и получаем двоичное число с номером где произошла ошибка оно выглядит следующим образом s3 s2 s1=0 1 1 см чуть выше пачиму. Т.е. при переводе в десятичное число получаем цифру 3 значит ошибка в третьем разряде смотрим на принятый код и исправляем ноль в третьем разряде на единичку все теперь принятый код не отличается от посланного. Вот и сказке конец и взорвался твой мозгец.
40. Минимизация логических функций.

Основные законы алгебры Буля:

а) Переместительный закон

а + в = в + а ; ав = ва

б) Сочетательный закон

( а + в ) + с = а + ( в + с) ; (ав)с = а(вс)

в) Распределительный закон

а( в + с ) = ав + ас ; а + вс = (а + в)(а + с)

г) Закон поглощения

а + ав = а( 1 + в ) = а ; а(а + в) = а + ав = а

д) Закон склеивания

ав + ав' = а ; (а + в)(а + в') = а

е) Идемпотентный закон

a + a = a; a & a = a

ё) Правила де Моргана

Эти правила справедливы для любого числа аргументов.

а + в + с + .... + z = ( а'в'с'...z' )'

авс... = ( а' + в' + с' + ... + z' )'

Под минимизацией будем понимать процесс нахождения такого эквивалентного выражения логической функции, которое содержит минимальное число вхождений переменных. Хотя в общем случае под минимизацией может иметься ввиду получение выражений с минимальным числом иверсных переменных либо с минимальным числом вхождений какой-либо одной переменной и т.п. Большинство методов минимизации ориентированы на получение минимальных ДНФ (минимальных КНФ), однако доказано, что минимальное выражение в классе ДНФ будет также минимальным, либо отличаться от минимального на одно вхождение переменной в классе других форм функции.

Для минимизации производится запись изначального уравнения а затем преобразование с помощью выражений алгебры Буля и таким образом происходит упрощение и сокращение исходного выражения.
41. Система FOXBORO Series-14.
42. Мультиплексор. Схема и принцип действия.

Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.

Аналоговые и цифровые мультиплексоры значительно различаются по принципу работы. Первые электрически соединяют выбранный вход с выходом (при этом сопротивление между ними невелико — порядка единиц/десятков ом). Вторые же не образуют прямого электрического соединения между выбранным входом и выходом, а лишь «копируют» на выход логический уровень ('0' или '1') с выбранного входа. Мультиплексоры сокращённо обозначаются как MUX (от англ. multiplexer), а также MS (от англ. multiplexer selector).

Рис. 1: Обобщенная схема мультиплексора.

Обобщенная схема мультиплексора приведена на рис. 1. Мультиплексор MUX в общем случае можно представить в виде коммутатора, управляемого входной логической схемой. В качестве этой схемы обычно используется дешифратор. Входные логические сигналы Xi поступают на входы коммутатора и через коммутатор передаются на выход Y. Управление коммутатором осуществляется входной логической схемой. В цифровых мультиплексорах логические элементы коммутатора и дешифратора обычно объединяются. На вход логической схемы подаются адресные сигналы Ak (от англ. Address). Мультиплексоры могут иметь дополнительный управляющий вход E (от англ. Enable), который может разрешать или запрещать прохождение входного сигнала на выход Y. Кроме этого, некоторые мультиплексоры могут иметь выход с тремя состояниями: два логических состояния 0 и 1, и третье состояние — отключённый выход (выходное сопротивление равно бесконечности). Перевод мультиплексора в третье состояние производится снятием управляющего сигнала OE (от англ. Output Enable).
43. Система команд МП КР580 ИК 80.

См. 9 вопрос
44. Схема инкремент-декремент.

Схема икремент декремент является непосредственной частью архитектуры микропроца. Этот блок непосредственно связан с счетчиком команд микропроца, т.е. в зависимости от выполняемой команды позволяет ему считать как в прямом (для основного выполнения программ. При обычном выполнений программы счетчик программ считает в прямом направлении прибавляя каждый раз к текущему значению адреса единицу) но при работе со стеком например работа счетчика адреса изменяется так как необходимо считать в обратном направлении т.е. декрементировать текущий адрес. При этом от текущего адреса счетчика команд вычитается 1.
45. Дешифраторы.



Дешифраторы-это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. Дешифраторы преобразуют поступающий код в единичный по­зиционный (код С), т.е. дешифратор преобразует каждую поступающую на его входы кодовую комбинацию в напряжение только на одном выходе. На выходе дешифратора появляется логическая единица, на остальных – логические нули, когда на входных шинах устанавливается двоичный код определенного числа или символа, т.е. дешифратор расшифровывает число в двоичном коде, представляя его логической единицей на определенном выходе. Число входов дешифратора равно кол-ву разрядов поступающих двоичных чисел. Число выходов равно полному кол-ву различных двоичных чисел этой разрядности.

Для n-разрядов на входе, на выходе 2^n, чтобы вычислить, является ли поступившее на вход двоичное число известным ожидаемым, инвертируются пути в определенных разрядах этого числа. Затем выполняется конъюнкция всех разрядов преобразованного таким образом числа. Если результатом конъюнкции является логическая единица, значит на вход поступило известное ожидаемое число.

Из логических э-тов являющихся дешифраторами можно строить дешифраторы на большое число входов. Каскадное подключение таких схем позволит наращивать число дифференцируемых переменных.

Существуют два способа преобразования одного кода в другой.

1. Непосредственный способ, при котором на выходе схемы образует­ся желаемый код при подаче на вход преобразуемого кода.

2. Способ "декодирование-кодирование". В этом случае преобразуемый код поступает на дешифратор, сигнал с выхода дешифратора подается на кодирующее устройство, которое преобразует их в необходимый код.
46. Регистр признаков. Смари вопрос 19
47. Методы и схемы преобразования аналоговых сигналов в дискретные.

Время - импульсный метод преобразования.

Преобразовать значение измеряемой величины во временной интервал можно с помощью вспомогательного пилообразного напряжения. Постоянная измеряемая величина Ux и вспомогательное линейно нарастающее напряжение Uл = . В момент , значение пилообразного напряжения оказы­вается равным нулю, что служит командой для формирования стробирующих импульсов, который начинает вырабатывать импульс прямоугольной формы (рис. 1. б). В момент времени линейно нарастающее напряжение достигает значения Nx. В этот момент вырабатывается команда на окончание импульса, и напряжение на выходе генератора Uстр уменьшается до нуля.

Таким образом, измеряемая величина преобразуется во временной интервал Tх, при этом сохраняется линейная зависимость между и Tх. Следующий этап преобразования заключается в превращении временного ин­тервала в код. Для этого служат счетные импульсы (рис. 1, в), сле­дующие с периодом Тсч. Этими импульсами заполняется временной интервал Tх. На выходе стробирующего устройства получаем группу из N счетных импульсов. Число импульсов

N = ТХСЧ, (7)

Счетные импульсы поступают на сравнивающее устройство. Сравнивающее устройство вырабатывает команды в моменты t1 и t2, на основе которых в формирователе стробирующих импуль­сов вырабатывается сигнал, управляющий стробирующей схемой. С выхода стробирующей схемы импульсы поступают на счетчик. Устройство управления вырабатывает сигналы, управляющие генератором пилообразного напряжения Uл и счетчиком.

Источником погрешностей АЦП времяимпульсного типа могут быть:

а) нелинейность пилообразного вспомогательного напряжения и нестабильность частоты скорости его нарастания;

б) нестабильность частоты генератора;

в) погрешность фиксации моментов (t1 и t2 с помощью сравнивающих устройств (нуль - органов);

г) погрешности квантования (дискретности).

Погрешность дискретности можно уменьшить увеличив частоту счетных импульсов. Однако, если приходится иметь дело с малыми временными интервалами Тх, необходимый период счетных импульсов Тсч может превысить возможности счетчика, т. е. из - за недостатка быстродействия счетчик окажется не в состоянии зафиксировать число поступающих на него импульсов.
^ Частотно - импульсный метод преобразования.

В АЦП, основанных на данном методе, измеряемая величина предварительно преобразуется в пропорциональную ей частоту, , которая в свою очередь преобразуется в унитарный код. Для преобразования частоты в код подсчитывается число периодов колебаний, приходящихся на некоторый калиброванный временной интервал Ткал. Число импульсов, зарегистрированных счетчиком, определяется соотношением:

N = UхТкал = kTкалх, где кТкал постоянная величина, и, следовательно, результат счета пропор­ционален измеряемой величине Uх.

Составляющими погрешность АЦП с частотно - импульсным преобразованием являются погрешности преобразования напряжение - частота и частота - код.

Частотно - им­пульсный метод отличается большой помехоустойчивостью.
^ Аналого-цифровые преобразователи следящего уравновешивания.

Метод следящего уравновешивания, называемый также методом поразрядного кодирования, заключается в поочередном сравнении измеряемой величины Uх с суммой образцовых дискретных величин, изменяющихся по определенному закону. Набор образцовых дискретных величин выполняется согласно выбранной системе счисления. Для двоичной системы весовые коэффициенты разрядов соответствуют ряду 1, 2, 4, 8, 16, 32 и т. д. Максимальная величина суммы набора дискретных образцовых напряжений определяется соотношением:

В процессе уравновешивания измеряемая величина последовательно сравнива­ется с образцовыми напряжениями, начиная с большего.

Промышленность выпускает АЦП следящего уравновешивания, работающие на интегральных микросхемах (ИС) с частотой тактов выше 1 МГц.



Измеряемый сигнал поступает на вход 1 сравнивающего устройства. На его вход 2 подается напряжение от блока образцовых напряжений. Устройство управления по определенной программе переключает образцовые напряжения до получения равновесия. В качестве блока образцовых на­пряжений ЦАП. В ЦАП преобразование осуществляется суммированием эталонных напряжений (или токов), пропорциональных весовым коэффициентам разрядов входного кода. При двоичном коде напряжение на выходе ЦАП определяется суммой



где U0 - исходное напряжение, аi - разрядные коэффициенты, равные "0" или "1".

Устройство управления поочередно, начиная со старшего разряда, подает сигнал 1 в соответствующую соединительную линию. Если образцовое напряжение Uобр , выработанное ЦАП, меньше Ux, состояние "1" на данной линии сохраняется, если Uобр > Ux, сравнивающее устройство формиру­ет импульс, и устройство управления "единичный" сигнал снимает, заменяя его нулем. По окончании цикла с соединительных линий двоичное число поступа­ет в дешифратор. Преобразованный сигнал поступает на цифровое отсчетное устройство.

48. Структура УМК.

Учебный микропроцессорный комплект (УМК). УМК представляет собой законченную микроЭВМ на основе микропроцессора КР580ПК80 и имеет следующие технические характеристики:

 объём ОЗУ-1 Кбайт;

 объём ПЗУ-2 Кбайт;

в том числе ПЗУ пользователя-1 Кбайт;

 возможность прерывания – 1 вектор;

 программное обеспечение – системная программа “Монитор”.

Ввод информации в микроЭВМ и вызов директив монитора осуществляется с клавиатуры. Пульт оператора состоит из клавиатуры, 16-разрядного дисплея, световой индикации и управляющих кнопок сброса ”СБ”, прерывания “ПР”, шага “ШГ”, а также переключателей работа/шаг “РБ/ШГ” и команда/цикл “КМ/ЦК”.

С клавиатуры пульта осуществляется вызов следующих директив:

 чтение и модификация содержимого ячеек памяти;

 чтение и модификация содержимого регистров;

 вычисление контрольной суммы массива памяти;

 заполнение массива памяти константой;

 перемещение заданного массива памяти в адресном пространстве;

 выполнение программ пользователя с возможностью установки до двух точек останова.

В УМК предусмотрено шаговое выполнение программ, при этом для отображения состояния ША, ШД и регистра состояний в двоичном коде используется световая индикация на светодиодах.

Основой микроЭВМ является ОУ, которое производит все операции по обработке информации. Исходным состоянием ОУ является чтение информации по нулевому адресу ПЗУ. ОУ принимает это состояние после нажатия управляющей кнопки “СБ”. Информация о состоянии ОУ фиксируется в регистре состояния в начале каждого машинного цикла.

В ПЗУ записана программа “Монитор”, обеспечивающая ввод информации с клавиатуры пульта оператора и вывод её на дисплей. “Монитор” занимает 1 Кбайт ПЗУ (адреса 0-3FF) и использует ещё 54 ячейки ОЗУ, ещё 1Кб зарезервирован за пользователем (адреса 400-7FF). ОЗУ используется для хранения программ пользователя и имеет ёмкость 1Кб(адреса 800-BFF).






Скачать файл (1781.5 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации