Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Шпаргалки на МК1 и МК2. Цифровая схемотехника - файл шп СХЕМ1 01-08.doc


Шпаргалки на МК1 и МК2. Цифровая схемотехника
скачать (8341.8 kb.)

Доступные файлы (8):

шп СХЕМ1 01-08.doc673kb.02.02.2010 22:11скачать
шп СХЕМ1 09-16.doc2948kb.02.02.2010 20:23скачать
шп СХЕМ2 10-18.doc1215kb.03.02.2010 21:16скачать
шп СХЕМ2 19-27.doc1564kb.03.02.2010 02:33скачать
шп СХЕМ2 28-36.doc1526kb.03.02.2010 02:29скачать
шп СХЕМ2 37-45.doc1584kb.03.02.2010 02:45скачать
шп СХЕМ2 46-54.doc1484kb.03.02.2010 03:41скачать
шп СХЕМ2 55-вопросы.doc177kb.03.02.2010 21:27скачать

содержание

шп СХЕМ1 01-08.doc


1. Общая характеристика цифровых интегральных микросхем. Типы логики.

ЦИМС предназначены для обработки дискретных сигналов. Основой для их построения служат электронные ключи, осн. свойством кот. является то, что они могут находится только в 2-х состояниях и действие этих схем заключается в переходе между ними.

Одному из 2-х состояний эл. ключа соответствует одно из двух фиксированных сост. эл. величин /чаще напр. или сопротивление/.

Например, высокий или низкий потенциал контакта относительно земли, наличие или отсутствие импульсов. Поскольку эти величины имеют 2 значения, их наз. дискретными. Большинство таких микросхем (МС) являются потенциальными. Сигналы на выходах таких МС представляют собой высокий и низкий уровни напряжения. Этим ур. напряжения в соответствие ставят логический 0 или 1. В зависимости от кодирования сигналов разл. положительную и отрицательную логики.

Положительная (высокий ур. -1, низкий - 0 )

Отрицательная (высокий - 0, низкий – 1)



По функциональному назначению ЦИМС дел. на подгруппы: логические элементы, триггеры (D, T, JK, RS), регистры, генераторы цифровых импульсных сигналов, элементы дискретных и арифм. ус-в. Каждая группа делится на ЛЭ: И, ИЛИ, ИЛИ-НЕ, И-НЕ.

^ В зависимости от схемотехнич. реализации различают ЦИМС: ● транзисторная логика (ТЛ), ● диодно-транзисторная логика (ДТЛ), ● транзисторно-транзисторная логика (ТТЛ), ● транз. логика на МОБ-транз (МОБ-ТЛ).

Параметры ЦИМС дел. на статические и динамические.

^ К статическим пар-ам относятся:

● входное и выходное напр. логич. 0 (,); ● вх. и вых.. напр. логич. 1 (,);● вх. и вых. ток логич. 0 (,); ● вх.и вых.. ток логич. 1 (,).

● К-т разветвления по входу определяет число единичных нагрузок, кот.



2. Основные логические функции. Логическое сложение, умножение и т.д. Рассмотреть на примерах.

Для анализа и синтеза ЦИМС применяется булева логика. Основные понятия алгебры логики явл. высказываниями. ● Высказывание – это некотор. предлож., о котором можно утверждать, что оно истинное или ложное. Каждое высказывание можно обозначать «х», если они истина х=1, если ложь х=0. ● Логическая переменная – такая велич. х, которая может принимать 0 или 1. ● Логическая (перекл.) функция – y=f(x1,x2…xn), которая также как ее аргумент х, может принимать значение 0 или 1. При технической реализации переключательной ф-ии логические элементы x1,x2…xn отождествл. с кодами элементов, а значения ф-ии с выходными сигналами. Логический эл. может иметь ходов и выходов. Любую лог. ф-ю можно задать с помощью табл. истинности. Задать лог. ф-ю – это указать значение ф-и в 0 или 1 при всех возможных комбинациях вх. значений. Каждую конкретную комбинацию вх. и вых. Значений называют набором. При n вх. переменных, кол-во наборов будет =2. каждый набор запис. В виде двоичной комбинации. Каждому набору ставится в соотв. номер в 10-ичной системе исчисл. и обознач. Такое число буквой . При n-аргументах при всех наборах присутствует нулей и едениц. Каждой логич. ф-ии соотв. своя комбинация 0-ей и 1-ц, и таких комбинаций . Общее кол-во всех ф-ий возможных при n аргументах опред. числом . Логич. ф-ия для каждой переменной сведена в таблицу: Ф-ия всегда =0! Соотв. при любых арг. =1.(наз. константной ед.). - полностью. повтор. аргумент и наз. тождественной ф-ей; -ф-ия, значение которой известны вх. аргументу и наз. ф-ей отрицания (инверсной ф-ей).



Кол-во вх. арг=2 , кол-во наборов вх. величины =● Дизьюнция – логическое сложение. y=(x,)=.


3. ^ Основные законы булевой алгебры. Минимизация логических функций методом непосредственных преобразований, карт Карно (диаграмм Вейча). Рассмотреть на примере.

Сочетательный з-н: x1+(x2+x3)=x1+x2+x3; x1*(x2*x3)=(x1*x2)*x3

Распределительный: x1*(x2+x3)=(x1*x2)+(x3*x1) ; x1+(x2*x3)=(x1+x2)*(x1+x3)

З-н Деморгана : ;

следствие: ;

З-н поглощения : x1+(x1*x2)=x1 x1*(x1+x2)=x1

З-н склеивания : x1*x2+x1*x2=x2

" Метод позволяет быстро получать минимальные ДНФ булевой функции f небольшого числа переменных. В основе метода лежит задание булевых функций диаграммами некоторого специального вида, получившими название диаграмм Вейча. Для булевой функции двух переменных диаграмма Вейча имеет вид



Каждая клетка диаграммы соответствует набору переменных булевой функции в ее таблице истинности. В клетке диаграммы Вейча ставится единица, если булева функция принимает единичное значение на соответствующем наборе. Нулевые значения булевой функции в диаграмме Вейча не ставятся. Для булевой функции трех переменных диаграмма Вейча имеет следующий вид





1 (продолжение-2ч)

можно подключить к выходу МС (единичная нагрузка - вход логич. элем. данной схемы)

● К-т объединения - число входов МС, в кот. реализуется одна логическая ф-ия.

● Допустимое напряжение статической помехи - параметр, кот. хар-ет статическую помехозащищенность МС, т.е. ее способность противостоять внешнему сигналу.
● Средняя потребляемая мощность. =0,5(+).

Статич. параметры определяют 3 основных изменений токов и напр. на входе МС, что позволяет избежать ПП в схемах.

^ К статич. ха-кам относятся:

- передаточная Uвых.=f(Uвх) при Uвых.=0,

- обратная связь Uвх.=f(Uвых) при Uвх.=0,

- входная Iвх=f(Iвх) при Iвых.=0,

- входная Iвых.= f(Iвых) при Iвх.=0.

Ха-ка ОС практически никогда не используется, т.к сигнал от выхода к входу очень мал.


В обоих случаях ха-ка каждого из эл. идентична. В действительности в каждой из серий наблюдается разброс ха-ки в определенном диапазоне за счет различия некоторых эл-ов (транз., рез.). Поэтому для серии эл-ов передат. ха-ка представляет собой не одну кривую, а некот. область, ограниченную сверху и снизу. При этом Uвых. логич. 1 определяется 2-мя величинами (мин, мах), то же свойственно выходному 0. - уровень, при кот. ни один из элементов серии не переключается из 1 в 0. -этот диапазон хар-ет точки пересечения с ОХ линией,

4. Базисы. СДНФ и СКНФ. Принципы реализации логических функций в базисах. Примеры реализации.

Переключательная ф-ция составляется на основе табл. истинности. При этом она записывается в одной из двух форм: СДНФ или СКНФ.

Для любой формулы алгебры высказываний, отличной от тождественно ложной (истинной), существует и единственное ее представление в виде СДНФ (СКНФ) /совершенной дизъюнктивной (конъюнктивной) нормальной формы/ – дизъюнкции (конъюнкции) полных совершенных элементарных конъюнкций (дизъюнкций).

^ Элементарная конъюнкция (ЭК) – это конъюнкция элементов. ЭК наз. совершенной, если в неё не входит никакая переменная одновременно с отрицанием этой переменной. ЭК наз. полной, если в ней представлены все переменные, от которых зависит ф-ция.

Для составления СДНФ для каждого набора входных значений, при кот. ф-ция =1, записывается конъюнкция всех аргументов, причём если аргумент в этом наборе принимает значение 0, то над ним производится операция отрицания. Затем производится логическое сложение этих конъюнкций: .

Для составления СКНФ для каждого набора входных значений, при кот. ф-ция =0, записываются дизъюнкции всех аргументов, причём если аргумент примет значение 1 над ним необх. произвести инверсию и далее умножение всех полученных дизъюнкций:

.

Любую функцию можно представить в виде функции, построенной на основе И-ИЛИ-НЕ. Такой набор функций называется полным (базисом). Такой базис И-ИЛИ-НЕ - избыточный, т.к. существуют базисы ИЛИ-НЕ, И-НЕ - минимальные.

На основании переключат. ф-ции строится логическая схема, реализующая данную ф-цию. Чаще всего, лог. схема, построенная на основе СДНФ и СКНФ неоптимальная и перед реализацией ф-ции в виде лог. схемы, схему необх. оптимизировать с целью уменьшения кол-ва лог. эл-тов.


5. ^ Диодно-диодная и диодно-транзисторная логика. Схемотехнические решения. Принцип работы. Недостатки и достоинства.

ДДЛ

На рис.1 ЛЭ «И». Если на все входы подан высокий потенциал, т.е. они по амплитуде равны или близки к Е, то на всех диодах возникает напряжение, которое их закрывает, и напряжение от ист. питания Е будет подаваться на Rвых. Если хотя бы 1 из входов будет иметь низкий потенциал, то напряжение питания через него будет подаваться на землю, соответственно на выходе имеем низкий уровень напряжения.



На рис.2 ЛЭ «ИЛИ». На вход – питание, близкое к 0. Если все входные напряжения будут близки к 0, то все диоды будут закрыты. Если хотя бы 1 источник будет иметь напряжение уровня лог 1, то Uвых станет равным его значению, т.е. открыт хотя бы 1 диод. Дальнейшее открытие диодов не изменит Uвых.

Недостатки ДДЛ:

Критичность схемы к внутреннему сопротивлению источника ЭДС (Е1, Е2)

Нестабильность выходных лог уравнений

ДТЛ



6. ТТЛ. Реализация логической функции И-НЕ. Принцип работы. Основные параметры.

ТТЛ – транзисторно-транзисторная логика. Ik = Σ Iэ + Іб



Осн. эл-т этой схемы – эл. «ИЛИ». В случае, если хотя бы на 1 вход подаётся высокий потенциал, то VT1 входит в режим насыщения и потенциал входа VT2 становится ≈ 0. Соотв. VT2 закрывается и входит в режим отсечки, т.е. между «а» и «б» появл. большое R, к-е можно интерпретировать как логич. «1».

Если же все входы Xo…..Xn имеют низкий логический уровень, то на вх. VT2 появл. Упитания, что соотв. приводит VT2 в режим насыщения и возникн. между «а» и «б» низкого R, к-е можно интерпретировать как логич. «0».

Если на вх. VT2 появл. высокий потенциал (VT2 открывается), то IR2VT2 попадает на вход (базу) VT5, т.е. открывает его, что соотв. приводит к возникновению на выходе Y потенциала ближе к 0 уровню.

Если на вх. VT2 находится низкий потенциал, то VT2 будет закрыт, и в «а» будет высокий потенциал, что соотв. приводит к тому, что VT4 открывается и в «б» возник. низкий логический уровень, привод. к закрытию VT5. При этом через VT4 + попадает на Y.

*

7. Уменьшение «сквозного» тока в схемах ТТЛ. Схемы с открытым коллектором и повышенной нагрузочной способностью.

В момент переключения логических уровней через логический элемент проходит сквозной ток, обусловленный тем, что малый промежуток времени VT4 и VT5 могут быть одновременно открыты. Это приводит к тому, что потребление тока логическим элементом носит импульсивный характер, что приводит к увеличению потребления тока с увеличением частоты работы логического элемента. Это приводит к увеличению мощности потребления логического элемента. Т. к. вход. линии питания имеют индуктивный характер, это приводит к возникновению ошибочных срабатываний соседних элементов.

Для обеспечения постоянного тока:

Чрезмерное увеличение резистора приводит к увеличению рассеиваемой мощности на элементе и уменьшению нагрузочной способности.

Нагрузочная способность—способность подключить входы других логических элементов к выходу данного элемента. Это способность обеспечить ток на выходе.

Поэтому для исключения помех с им-ны питания шунтируются конденсаторами Сдоп, которые обладают малой собственной индуктивностью.

Шины питания должны обладать как можно меньшей индуктивностью. Использование таких технических решений позволяют свести влияние внешних помех к минимуму.

Особенностью логики ТТЛ является то, что при отсутствии сигнала на входе логики возникает единичный потенциал.

На практике не использов. входы ТТЛ логики не рекомендуется оставлять неподключенными, а через дополнительный резистор подключать к Uпит или на землю. В противном случае, т.к. в состоянии логической единицы по входу элемент обладает большим входным сопротивлением, на нем резко увеличивается вероятность влияния помех, что негативно влияет на его работу.Часто такой резистор используют для группы входов:Rдоп ≤(Опит-Uвхmin)/(n*Iвхmax), где n-количество входов.

Кроме рассмотренной универсальной логики ТТЛ в сериях микросхем используются и специализированные элементы на основе ТТЛ для расширения функциональных возможностей серии.

Логический элемент И-НЕ с открытым коллектором предназначен для согласования логических схем с устройствами индикации и исполняющими устройствами. Отличие такой схемы от ранее рассмотренной логики ТТЛ состоит в выполнении выходного каскада, который создан по одноактной схеме усилителя мощности.

8. Построение быстродействующей логики на основе ТТЛШ. Схемы реализации функции И-НЕ. Преимущества схем, построенных на основе ТТЛШ, над схемами, построенными на основе ТТЛ.

Быстродействие ЛЭ, построенного на основе ТТЛ, определяется быстродействием транзистора и инерционностью нагрузки. Для уменьшения времени рассасывания через К-Э переход (длительный процесс при включении биполярного транзистора) в схеме используют диод Шотки (низкие Uотс , Iотс , Iнасыш ).

Особенность диода Шотки – почти полное отсутствие накопления заряда на р-n переходе. Использование таких диодов позволяет фиксировать UБ UК на уровне, близком к нулю (обеспечивает быстрое выключение). Транзистор при этом работает в режиме, близком к насыщению.

Эта логика называется ТТЛШ, использование ее позволяет получить быстродействующую логику, работающую на стандартной частоте с уменьшением потребляемой мощности в 5 раз. Это позволяет усложнять ЛЭ. Для получения больших элементов используют только ТТЛШ.

ТТЛШ получила распространение в серии 530, 531, 1531. Маломощные диоды Шотки – 533, 555, 1533.

3.оборот

Соседними наборами называются наборы, отличающиеся одной компонентой. Конституенты, соответствующие таким наборам, склеиваются . столбцы, расположенные по краям диаграммы, тоже считаются соседними. Общее правило склеивания на диаграммах Вейча можно сформулировать следующим образом: склеиванию подлежат прямоугольные конфигурации, заполненные единицами и содержащие число клеток, являющееся степенью 2. Получающееся новое элементарное произведение определяется как произведение переменных, не меняющих своего значения на всех склеиваемых наборах. Число m оставшихся переменных в элементарном произведении определяется легко:

m = n - log2M, где n - число переменных функции, М - число склеиваемых наборов. Минимизация булевой функции заключается в нахождении минимального накрытия всех единиц диаграммы Вейча блоками из единиц ,расположенных в соседних клетках диаграммы. При этом всегда считается, что левый край диаграммы Bейча 4-х переменных примыкает к ее правому краю, а верхний oкрай диаграммы примыкает к нижнему ее краю. После получения минимального накрытия всех единиц диаграммы Вейча, минимальная ДНФ булевой функции записывается как дизъюнкция элементарных конъюнкций, соответствующих выделенным блокам единиц в диаграмме. Карта Карно(пример)

__ _ _ _ _

Y=x1x2x3 +x1x2x3+ x1x2x3+ x1x2x3 ;

__ __

Y=x1x2+x1x3+x2x3

 

x3

x2

x1

y

0

0

0

0

0

1

0

0

1

1

2

0

1

0

0

3

0

1

1

0

4

1

0

0

1

5

1

0

1

1

6

1

1

0

0

7

1

1

1

1



_
Метод непосредственных преобразований:





2.оборот них. Дизьюнцию по-другому называют ИЛИ. Устройство которое реализует такую ф-тю наз. Логическим элементом ИЛИ и обозначается :. ● Коньюнция – логическое умножение; f8(x,)=() эта ф-ия истина только тогда, когда истины все ее аргументы. Эта ф-ия также наз. – ф-ия И. Устройство предназначенное для реализации такой ф-ии, наз. логич. элементом И, обозначается: . Логические элементы И, ИЛИ обладают св-вом двойственности, т.е. один и тот же элемент в зависимости от использ. Логики («+» или «*») может выполнять то ли ф-ию И, то ли фи-ю ИЛИ.

● Функция Пирса y=. Эта ф-ия истина только когда ее аргументы ложны. Такое устройство наз. элементом ИЛИ-НЕ и имеет след. обозначение:

. ● Штрих Шеффера . Эта ф-ия ложна тогда, когда истина и . Такая ф-ия называется И-НЕ или отриц. коньюнц.● Ф-ия равнозначности . Ф-ия истина, когда знач. и совпадают и ложна, когда не совпадают.● Ф-ия неравнозначности . Ф-ия истина, когда знач. и не совпадают и ложна, когда совпадают. Такую ф-ию наз. отрицанием равнозначности ф-ии слож. по модулю два.● Ф-ия импликации . Эта ф-ия ложна в том случае, когда - истина, а - ложно.●Ф-ия запрета . Эта ф-ия истина только в том случае, когда - истина, - ложь.● Переключательная ф-ция составляется на основе табл. истинности. При этом она записывается в одной из двух форм: СДНФ или СКНФ.

1. оборот (3ч)

проведенной под углом 45 из точек и .

^ Динамические ха-ки.

● время задержки сигнала при включении - интервал времени между входным и выходным импульсами при переходе выходного U из сост. лог 1 к сост. лог. 0. Этот интервал времени вычисляется по половине амплитуды сигнала.

● время задержки сигнала при выключении. Интервал t между входными и выходными импульсами при переходе выходного импульса из 0 в 1.

● среднее вр задежки – ср. величина между и импульса.

В качестве параметров часто приводят длительность фронтов нарастания и спадания выходного сигнала. ( и ).



пер.ф.- длительность переднего фронта, зад.ф.- длительность заднего форонта.

*

5 оборот

На рис. 3 ЛЭ «И-НЕ». Диоды VDсм1, VDсмn используются для стабилизации уровня 0 или 1, т.к. у VD есть пороговое значение отсечки. Диоды VD1, VD2 с резистором R1 создают лог «И». Транзистор VT1 работает как инвертор и выполняет ф-цию «НЕ». Диоды VDсм1, VDсмn служат для увеличения порога срабатывания ключа. Вых сопротивление ЛЭ при лог уровне 0 достаточно мало.

Преимущества:

Такие схемы обладают высокой стабильностью 0 и1.

Некритичны к вн. сопротивлению источников.

Малые входные токи


4 оборот

^ Пример реализации ф-ции в базисе И-НЕ: Пример реализации ф-ции в базисе ИЛИ-НЕ:










7.ОБОРОТ

В схеме отс. цепи част. нелин. коррекции, т.к. такие элементы чаще всего устанавливаются на выходе микросхем и к ним устанавливаются меньшие требования по линейности переключения и частоте работы. Обычно выходной транзистор VT3 выполняет с большим дополнительным значением тока и напряжения. В отличие от стандартной ТТЛ логики открытый коллектор позволяет параллельное включение выходов, причем относительно выходов выполняется логическая функция «И»

Свойства открытого коллектора позволяют упростить вых. Цепи микросхем и решить 2 задачи: 1. за счет свойств открытого коллектора уменьшить на выходе количество элементов «И», если это необходимо. 2. обеспечить работу нескольких выходов на одну шину, т.е. реализовать режим работы с разделением по времени.

Логический элемент И-НЕ с повышенной нагрузочной способностью(с вых. сост. транзистром) Если выход логического элемента не обеспечивает достаточный ток для передачи сигналов в неск. Других логических элементов для этого выходной каскад такого логического элемента выполняется по схеме с составным транзистором. Коэффициент разветвления повышается как минимум в 3 раза.

Быстродействие логического элемента построенного на основе ТТЛ лог. определяется быстродействием транзисторов и инерционностью нагрузки.

Основной причиной инерционности транзисторных ключей, построенных на биполяр. Транзис. является перезаряд коллекторной емкости и время рассеивания заряда в эмиттере. Эти параметры определяются как свойствами самого транзистора, так и режимом его работы.

Если мы хотим уменьшить длительность переключения логического элемента, которая определяется перезарядом коллекторной емкости при её неизменном значении, то этого можно добиться, уменьшив сопротивление коллекторной нагрузки. Время заряда определяется:Τпер=Rк*Cкб. Умениш. Rк приводит к увеличению быстродействия, но при этом увеличивается ток протекания через ключ, увеличивается мощность рассеивания элемента.

6.ОБОРОТ

опред. след. соотн.:U1вых=Uпит–Iвых*R5-UКЭVT4-UVDn

Нелин. цепь коррекции постр. на основе VT3, R3, R4, позволяет увеличить быстродейств. схемы и обеспечить более прямолин. АПХ (ампл.- переключательную хар-ку). Эти парам. улучш. действ. логич. эл-та. Это основано на том, что её сопротивл. зависит от состояния VT5. Если VT5 закрыт, то соотв. VT4 тоже закрыт.

Суммарное R всей цепи в осн. опред. R3, к-е явл. достаточно большим, поэтому в момент возникн. логич. «0» весь ток коллектора VT2 поступ. на базу VT5, что позв. VT5 быстро открываться. После вкл. VT5 насыщается.

В момент перекл. логич. уровней через логич. эл-т проходит т.н. сквозной ток, обусл. тем, что кратковрем. промежуток VT4 и VT5 оба могут быть открыты. Это приводит к тому, что потребление тока логич. эл-ом носит импульсный хар-р, что соотв. приводит к увелич. потребления тока с увеличением частоты работы логич. эл-та. Это приводит к увеличению мощности потребления. Т.н. входные линии питания имеют индуктивный хар-р, возник. ошибочные срабатывания соседних эл-ов.



Скачать файл (8341.8 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации