Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Лекции - Теория дискретных устройств - файл лекция4.doc


Лекции - Теория дискретных устройств
скачать (1179.2 kb.)

Доступные файлы (11):

Лекция10.doc522kb.17.11.2010 17:46скачать
Лекция11.doc1221kb.17.11.2010 17:49скачать
Лекция1.doc211kb.07.12.2010 15:54скачать
Лекция2.doc98kb.06.12.2010 21:27скачать
лекция3.doc120kb.06.12.2010 22:25скачать
лекция4.doc173kb.09.03.2011 17:18скачать
Лекция5.docx176kb.10.03.2011 16:09скачать
лекция6.doc82kb.07.12.2010 01:39скачать
Лекция7.doc81kb.18.11.2010 15:16скачать
Лекция8.doc133kb.18.11.2010 19:07скачать
Лекция9.doc141kb.01.12.2010 18:09скачать

лекция4.doc

Лекция №4

Типовые узлы цифровых (дискретных) устройств.

Триггер

Триггер — элементарный конечный автомат, обладающий способностью длительно находиться в одном из двух или более устойчивых состояний и чередовать их под воздействием внешних сигналов.

Конечный автомат — автомат, число возможных состояний которого конечно

триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

Особенностью триггера является свойство запоминания двоичной информации.

Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа (1 бит).

Триггеры подразделяются на две большие группы — динамические и статические.

Динамический триггер характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты (единичное) или отсутствием выходных импульсов (нулевое). Динамические триггеры в настоящее время используются редко.

К статические триггеры характеризуется неизменным уровнем выходного напряжения (выходными потенциалами): высоким — близким к напряжению питания и низким — около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.

^ Типы триггеров

RS-триггеры (от Reset и Set – сбрасывать устанавливать)

триггеры RS-типа могут быть в синхронном и асинхронном исполнении.

Асинхронный триггер изменяет своё состояние непосредственно в момент появления информационного сигнала.
^

RS-триггер асинхронный



 

 

Q(t)

Q(t)

Q(t+1)

Q(t+1)

0

0

0

1

0

1

0

0

1

0

1

0

0

1

0

1

0

1

0

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

1

0

1

0

0

1

1

1

0

0

0


RS-триггер— триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.

При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в некоторых случаях является запрещённым, при такой комбинации RS-триггер переходит в третье состояние Q=00.

Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов.

RS-триггеры иногда называют RS-фиксаторами



Условное графическое обозначение асинхронного RS-триггера



Логическая схема асинхронного RS-триггера на элементах 2И–НЕ













Асинхронный RS-триггер на логических элементах 2ИЛИ-НЕ
^

RS-триггер синхронный


Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации С.



Условное графическое обозначение синхронного RS-триггера



Схема синхронного RS-триггера на элементах 2И-НЕ




JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное.

Вход ^ J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера.

Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера.

При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю.

JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах




Условное графическое обозначение JK-триггера



Логическая схема простейшего JK-триггера

D-триггеры также называют триггерами данных, так как на них строятся регистры данных.



D

Q(t)

Q(t+1)

0

0

0

0

1

0

1

0

1

1

1

1
D-триггер (D от англ. delay — задержка)— запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается.

Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.



Условное графическое обозначение D-триггера

T-триггеры


Т-триггер часто называют счётным триггером, так как он является простейшим счётчиком до 2.

Асинхронный Т-триггер не имеет входа синхронизации С.
^

T-триггер синхронный



T

Q(t)

Q(t+1)

0

0

0

0

1

1

1

0

1

1

1

0




Изображение синхронного T-триггера на схемах.

Синхронный Т-триггер при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T.

Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет поделена на 2.

СЧЕТЧИКИ

Счетчики предназначены для подсчета числа входных импульсов.

Основным элементом при построении счетчиков являются триггерные устройства. Один триггер образует один разряд счетчика. n - триггеров образуют n - разрядный счетчик. Так как каждый триггер имеет два устойчивых состояния, то n - триггеров имеют 2n состояний. Основным параметром любого счетчика является его емкость (коэффициент пересчета, модуль счета).

Ксч = 2n - максимальное число состояний счетчика, включая нулевое состояние. Количество импульсов, которое может быть подсчитано n – разрядным счетчиком равно
N = 2n – 1 (исключается нулевое состояние).

Счетчики можно классифицировать:

1.      По основанию системы – двоичные и десятичные.

2.      По способу организации счета – асинхронные и синхронные.

3.      По направлению переходов – суммирующие (перебирает свои состояния в возрастающем порядке),вычитающие (в убывающем), реверсивные (направления перебора могут изменяться).

4.      По способу построения цепей сигналов переноса – с последовательным, сквозным, групповым и частично – групповым переносом.
^

Асинхронный двоичный счетчик с последовательным переносом.




R – master reset – вход общего сброса

СУММАТОР

Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.

Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

Сумматоры классифицируют по различным признакам.

В зависимости от системы счисления различают:

  • двоичные;

  • двоично-десятичные (в общем случае двоично-кодированные);

  • десятичные;

  • прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел:

  • одноразрядные,

  • многоразрядные.

Одноразрядный сумматор двух переменных (полусумматор)

Речь идет не о суммировании двух одноразрядных чисел, а о суммировании именно двух одноразрядных переменных, т.к. при суммировании двух чисел необходимо учитывать значение возможного переноса из предыдущего разряда. При суммировании двух переменных «входного» переноса нет. Поэтому такую схему в вычислительной технике называют полусумматор.

Составим комбинационную таблицу8 для суммы (S) и переноса (P) – как функций двух двоичных переменных а, b.

Проанализируем столбец S. Как видно, значение S равно «1» в двух случаях: когда комбинация ab равна 01 (т.е. ) и 10 (т.е. ).



Входы

Выходы

а

b

Р

S

0

0

0

0

0

1

0

1

1

0

0

1

1

1

1

0

Обозначением полусумматора служат буквы HS (half sum полусумма).

Определим функции S и Р как логические дизъюнкции (операция «ИЛИ») конъюнкций (операция «И») а и b, при которых выходная функция равна 1; при этом, если переменная равна 0, то в конъюнкции эта переменная берется с отри­цанием. Тогда получим булевы функ­ции для S и P: S = b + a, P = ab.

Несмотря на кажущуюся простоту, непосредственная реализация S и Р на элементах И, ИЛИ, НЕ (рис. 5) неэкономична.



Рис. 5

Используя теорему Моргана докажем, что =()(a+b)
Мы знаем, что = . Тогда ()(a+b) = ()(a+b) = = , т.к. , как и , равны «0». По формуле получим новую схему (рис. 6)


Рис. 6

Как видно, вместо трех «И», одной схемы «ИЛИ» и двух схем «НЕ» в такой реализации использовано: схема «И», одна «И–НЕ» и одна схема «ИЛИ». Этот простейший пример убеждает в необходимости мини­мизации булевых функций. В дальнейшем при рассмотрении систем из бо­лее сложных булевых функций эффективность минимизации будет еще бо­лее очевидной.


Скачать файл (1179.2 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации