Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Лекции - Теория дискретных устройств - файл Лекция5.docx


Лекции - Теория дискретных устройств
скачать (1179.2 kb.)

Доступные файлы (11):

Лекция10.doc522kb.17.11.2010 17:46скачать
Лекция11.doc1221kb.17.11.2010 17:49скачать
Лекция1.doc211kb.07.12.2010 15:54скачать
Лекция2.doc98kb.06.12.2010 21:27скачать
лекция3.doc120kb.06.12.2010 22:25скачать
лекция4.doc173kb.09.03.2011 17:18скачать
Лекция5.docx176kb.10.03.2011 16:09скачать
лекция6.doc82kb.07.12.2010 01:39скачать
Лекция7.doc81kb.18.11.2010 15:16скачать
Лекция8.doc133kb.18.11.2010 19:07скачать
Лекция9.doc141kb.01.12.2010 18:09скачать

Лекция5.docx

Одноразрядный сумматор трех переменных (многоразрядный).

    Имеет три входа: a, b для двух слагаемых и p для переноса из предыдущего (более младшего) разряда и два выхода: S сумма, P перенос в следующий (более старший) разряд. Обозначением полного двоичного сумматора служат буквы SM. Работу его отражает таблица истинности

Рис. 4


№.

a

b

p

P

S

0

0

0

0

0

0

1

0

0

1

0

1

2

0

1

0

0

1

3

0

1

1

1

0

4

1

0

0

0

1

5

1

0

1

1

0

6

1

1

0

1

0

7

1

1

1

1

1

    Отметим два момента. Первый: в табл. 2 и 3 выходные сигналы P и S не случайно расположены именно в такой последовательности. Это подчеркивает, что PS рассматривается как двухразрядное двоичное число, например, 1 + 1 = 210 = 102 , то есть P = 1, а S = 0 или 1 + 1 + 1 = 310 = 112, то есть P = 1, а S = 1. Второй: выходные сигналы P и S полного двоичного сумматора относятся к классу самодвойственных функций алгебры логики. Самодвойственными называют функции, инвертирующие свое значение при инвертировании всех переменных, от которых они зависят.

    Уравнения, описывающие работу полного двоичного сумматора, представленные в совершенной дизъюнктивной нормальной форме (СДНФ), имеют вид:



(6)


    Уравнение для переноса может быть минимизировано:
^

P = ab + abp +abp.     (7)


    При практическом проектированиии сумматора уравнения (6) и (7) могут быть преобразованы к виду, удобному для реализации на заданных логических элементах с некоторыми ограничениями (по числу логических входов и др.) и удовлетворяющему предъявляемым к сумматору требованиям по быстродействию.

    Например, преобразуем уравнения (6) следующим образом:





(8)


    Из выражений (8) следует, что полный двоичный сумматор может быть реализован на двух полусумматорах и одном двухвходовом элементе ИЛИ. Соответствующая схема приведена на рис. 5.
^

Рис. 5


    Из выражения (8) для S также следует:

S = a  b  p.     (9)


    Примечание. Так как операция Е в выражении (9) коммутативна (переменные можно менять местами), то следует, что три входа полного двоичного сумматора абсолютно равноправны и на любой из них можно подавать любую входную переменную. Это полезно помнить, разводя печатные платы, на которых установлены ИС сумматоров.

    ^ Дешифратор и шифратор двоичного позиционного кода

Кодирующее устройство – логический узел, преобразующий многоразрядный код в выходной код, построенный по иному закону.

Дешифратор (декодер)– это кодирующее устройство, преобразующее двоичный код в унитарный, т.е. в код с одной единицей.

Для n входов и m выходов: m=2n – наз. полный декодер

Построим таблицу истинности (9) для четырех выходов, соответствую

щих всем комбинациям двухразрядного кода А и В.

z0 = , zl = , z2 =, z3 = ab.
К количеству входов (в схемах «И») добавляется еще один вход для сигнала (С). С – это микрооперация опроса дешифратора (рис. 7).





Таблица 9

Рис. 7



Z

А

В

0

1

2

3

0

0

1










0

1




1







1

0







1




1

1










1

Для трехвходового дешифратора получим восемь выходных функций от трех входных переменных соответственно:

z0 = , zl = , …, z7 = abс.

Шифратор (coder) - выполняет функцию обратную дешифратору.

Рассмотрим шифратор на четыре входа (х0, х1, х2, х3) и два выхода (y0, y1) (см. табл. 10) (Аналогичную таблицу для трех выходов и восьми входов предлагается составить студенту самому). Шифратор преобразует единичный сигнал на одном из входов хi в дво

ичный позиционный код y0y1 (рис. .8).



Таблица 10







x

y1

y0




x0

1










0

0




x1




1







0

1




x2







1




1

0




x3










1

1

1






у0 = x1 + x3,

у1 = x2 + x3.

Для трех выходов у0, у1, y2 получим:

у0 = х1 + x3 + х5 + х6;

у1 = x2 + x3 + х6 + х7;

у2 = х4 + x5 + х6 + х7.




Принципы построения шифраторов и дешифраторов рассмот

рены как примеры простейших булевых функций, кроме того, в дальнейшем они используются для построения более сложных автоматов.

Очевидно, что шифраторы и дешифраторы могут быть построены не только для ДПК, но и для ДКГ или других двоичных кодов.





Цифровой и аналоговый мультиплексоры

Мультиплексор – устройство, которое позволяет подключать несколько входов к одному выходу, по заданному адресу канала.

Адрес канала задается в ДПК, поэтому для его представления требуется m разрядов. такое, что 2m n. (n – число информационных входов)

Схематически мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Коммутатор обслуживает управляющая схема, в которой имеются адресные входы и, как правило, разрешающие (стробирующие).

В качестве управляющей схемы обычно используется дешифратор. В цифровых мультиплексорах логические элементы коммутатора и дешифратора обычно объединяются.
Схема мультиплексора для 4 входных каналов представлена на рис. 9, где 0, 1, 2, 3 – номера каналов, А0А1 – адрес канала в ДПК, DC – типовой дешиф

ратор ИД2 (импульсный дешифратор на 2 адресных входа).

Работа мультиплексора очевидна, т.к. на выход 4 подключается только тот канал, адрес которого через DC «приоткроет» соответствующую схему «И».

рис 9

Ясно, что по каналам может передаваться информация только в одном из двоичных кодов.

Принцип организации мультиплексора на 8, 16, 32 … канала остается тем же, соответственно заменяется DC на ИД3, ИД4, ИД5 …, увеличивается число схем «И» и число входов схемы «ИЛИ».



Рисунок 2. Принципиальная схема мультиплексора, выполненая на логических элементах.

Рисунок 4. Условно графическое обозначение четырёхвходового мультиплексора.

Аналоговые мультиплексоры.

Для подключения аналоговых каналов к выходу вместо схем И ставятся по

левые транзисторы, а схема «ИЛИ» заменяется суммирующим усилителем (рис. 10). В этом случае по каналам могут передаваться сигналы в виде изменяюще

гося во времени напряжения U(t), т.е. сигналы с микрофонов, музыкальные сиг

налы, пе

риодические колебания в виде непрерывных или затухающих синусоид и др. Сиг

налы такого типа называются аналоговыми.

Полевой транзистор передает такие сигналы практически без потерь, т.к. в открытом состоянии (+5 в на затворе) его сопротивление менее 0,5 Ома, а в закры

том (нет разрешающего потенциала на затворе от соответствующего выхода ДС) сопротивление >> 1 мегаОма.

Рис. 10


Скачать файл (1179.2 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации