Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Баравой В.Т. Микропроцессорные устройства - файл Баравой В.Т. Микропоцессорные устройства. 2-3 разделы.doc


Баравой В.Т. Микропроцессорные устройства
скачать (10274.9 kb.)

Доступные файлы (2):

Баравой В.Т. Микропоцессорные устройства. 1 раздел.pdf3275kb.06.06.2011 04:14скачать
Баравой В.Т. Микропоцессорные устройства. 2-3 разделы.doc8993kb.01.07.2011 06:28скачать

Баравой В.Т. Микропоцессорные устройства. 2-3 разделы.doc

1   2   3
2 Устройство каналов, их программирование, использование


1 Параллельный интерфейс в микропроцессорных системах на БИС КР580 и К1810 реализуется на БИС К589ИР12 или КР580ВВ55А. В лекции рассмотрим интерфейс КР580ВВ55А, который наиболее часто используется па практике.

ППИ используются для сопряжения энергоемких внешних устройств с системной шиной МП. Это гибкие программируемые микросхемы, которые ориентированы на ввод / вывод информации. Здесь осуществляется программно - управляемая передача, при которой используется адресная информация и данные.

Передача данных осуществляется в параллельном формате. Кроме того нужна ещё управляющая информация, которая включает следующие компоненты:

  • код выборки устройств ввода/вывода (УВВ);

  • управление чтением и записью;

  • сигналы готовности УВВ;

  • признаки окончания работы УВВ и другие сигналы.

В микропроцессорной технике имеются средства обмена данными с УВВ, которые осуществляют передачу данных в параллельном и последовательном формате.

В состав микросхемы входят 24 линии ввода/вывода с нагрузочной способностью 2,5 тА; она содержит два 8-разрядных порта ввода/вывода и два 4-разрядных порта ввода/вывода, которые объединены в две группы по 12 разрядов в каждой из них. Микросхема имеет три канала (порта) А, В, С и программируется на три режима работы:

  • режим 0-или простой ввод/вывод; работают все три канала,

  • режим 1-стробируемый ввод/вывод, работают каналы А и В

  • режим 2 - двунаправленный канал ввода/вывода; работает только канал А.

Работа канала С зависит от режимов работы А и В.



Рисунок 6.1 – Расположение и наименование выводов микросхемы КР580ВВ55
Сигналы ввода и вывода микросхемы сведены в табл. 6.1.

Интерфейс, т.е. сопряжение микросхемы с внешними устройствами, показан на рис. 6.2, где МУ, МД и МА – это магистрали управления, данных, и адреса соответственно. Канал А взаимодействует с клавиатурой, работает на ввод информации. Канал В обслуживает дисплей, работает на вывод данных. Канал С, в котором разряды 0 – 3 обслуживают дисплей, а разряды

4 – 7 клавиатуру.

Рассмотрим внутреннее устройство микросхемы (рис. 6.3).

В ее состав входят следующие устройства:

  • блок сопряжения;

  • регистр управляющих) слова (РУС);

  • два 8-разрядных канала А и В;

  • два 4-разрядных канала, объединенных в один канал;

  • устройство управления каналом А и С\ и каналом В и С2.


Таблица 6.1 – Сигналы ввода и вывода микросхемы КР580ВВ55

Обозначение

сигналов

Назначение сигналов ввода и вывода

D7…D0

Двунаправленный тристабильный канал данных микросхемы для передачи данных, слова управления и информации состояния между микропроцессором и интерфейсом. DO - младший разряд.


PA7…PA0

Канал (порт) ввода - вывода информации между периферийным устройством и микросхемой. РА0 – младший разряд


PВ7…PВ0

Канал (порт) ввода - вывода информации между периферийным устройством и микросхемой, РВО – младший разряд.


PС7…PС0

Канал (порт) ввода - вывода для передачи данных и сигналов управления между периферийным устройством и микросхемой, а также для формирования сигналов прерывания микропроцессорной системы. РСО – младший разряд.



Входной сигнал выбора микросхемы. осуществляет выбор интерфейса при условии, когда на этом входе логический ноль.


A1, A0

Входные сигналы. Большей частью используют входные сигналы для выбора каналов А, В, С и регистра слова управления.




Входной сигнал для разрешения передачи информации с одного из каналов интерфейса к шине данных микропроцессора. Активным является уровень логического нуля.




Входной сигнал для разрешения передачи информации из шины данных микропроцессора до одного из каналов или регистра слова управление Активным является уровень логического нуля.


R (Reset)

Входной сигнал для установления схемы интерфейса к начальному состоянию (режим 0 для всех каналов и все они настроены на ввод информации). Активным является уровень – логический единица.


Ucc

Напряжение питания

GND

Общий вывод





^ Рисунок 6.2 – Интерфейс микросхемы КР580ВВ55 с внешними устройствами
Буфер данных имеет три состояния, служит для связи внутренней шины ППИ с системной шиной МП. Обмен информацией между МП и ППИ осуществляется по командам ввода Ш и вывода OUT. Через буфер данных передаются не только данные, но и управляющие слова (из МП в ППИ) и слово состояния (из ППИ в МП). Буфер данных на рис 6.3 не показан.

^ Устройство управления предназначено для записи и чтения информации. Это устройство содержит регистр управляющего слова (РУС), в который предварительно производится запись информации:

  • о режиме работы каналов;

  • о выборе каналов;

  • об управлении каналом С.

Каналы (порты) – каждый порт состоит из 8- разрядного регистра и двунаправленных формирователей, имеющих на выходе импедансное состояние.





^ Рисунок 6.3 – Внутренняя структура КР580ВВ55

Анализ режимов работы НИИ.

Режим 0 – осуществляется простой ввод/вывод данных по трем каналам. Каждый из каналов может использоваться отдельно для ввода/вывода информации. Входная информация не запоминается, а выходная - хранится в выходных регистрах до записи новой информации в канал. Сигналы управления не требуются.

Режим 1 – передача и выдача данных осуществляется только через каналы А и В, а канал С – служит для приема и выдачи сигнала управления.

Каждый канал А и В независимо друг от друга могут использоваться для ввода и вывода 8-разрядных данных, причем входные и выходные данные фиксируются в регистрах каналов.

Режим 2 – для каналов А и В имеется возможность обмена информацией с внешними устройствами по 8-разрядному двунаправленному каналу. Для организации обмена используются пять линий канала С. Входные и выходные данные фиксируются во входных и выходных регистрах соответственно.

Режимы работы каналов представлены на рис.6.4.



Рисунок 6.4- Организация работы каналов в различных режимах
Каналы А, В и С предназначены для подключения внешних устройств ввода/вывода к шине данных МП. Функциональное назначение любого из каналов задастся программным путём, а возможности функционирования определяются его внутренней структурой.

Для программирования режима работы каналов при записи необходимо:

  • осуществить сбрасывание микросхемы;

  • установить на шину адреса микросхемы адрес регистра слова управления в

соответствии с табл. 1.2;

  • установить на шине данных слово управления в соответствии с рис. 6.5,

  • перевести к активному состоянию сигнал выбора микросхемы;

  • перевести к активному состоянию сигнал записи информации;

  • снять сигнал записи информации.

Для считывания информации при программировании из канала микросхемы выполняются следующие операции:

  • устанавливается адрес канала на соответствующей шине микросхемы;

  • устанавливается сигнал выбора микросхемы;

  • устанавливается сигнал считывания данных;

  • снимается сигнал считывания данных;

  • снимается сигнал выбора микросхемы.

Режим работы каждою канала определяется содержимым регистра слово управления. Осуществляя запись слова управления в регистр, можно перевести микросхему к одному из трёх режимов работы.

Слова управления, основные операции, реализуемые микросхемой при записи и чтении, представлены в табл. 6.2.

Таблица 6.2 – Слова управления и операции микросхемы

Действие

Сигналы управления

Операции




А1

А0





ВК




Чтение

0

0

1

0

1

0

0

0

0

1

1

1

0

0

0

ПА ШД

ПВ ШД

ПС ШД

Запись

0

0

1

1

0

1

0

1

1

1

1

1

0

0

0

0

0

0

0

0

ШДПА

ШДПВ

ШДПС

ШДРУС

Отключение











ШД и порты отключены

Примечание: РУС – регистр управляющего слова
Анализируя таблицу, можно отмстить, что по шине данных происходит не только обмен

данными, но и засылка из МП в микросхему слов управления, генерируемых программным обеспечением МП, и передача в МП информации о состоянии внешних устройств. Низкий уровень сигнала на управляющем входе ВК разрешает информационную связь между микросхемой и МП. Известно, что в состав микросхемы входят три порта с различными характеристиками. Их функциональное назначение определяется кодом слова управления, которое загружается процессором в регистр управляющего слова (РУС). Сигналы на адресных входах А0 и А1 производят селекцию одного из трех портов А,В или С, или регистра управляющего слова внутри микросхемы.

Настройка внутренней организации микросхемы для конкретного внешнего устройства производится под воздействием управляющего слова РЕЖИМА РАБОТЫ, (рис. 6.5).







^ Рисунок 6. 5 – Управляющее слово РЕЖИМА РАБОТЫ
Управляющее слово РЕЖИМА РАБОТЫ устанавливает режимы работы групп А или В и режим ввода или вывода для каждого порта. Управляющие слова выводится на интерфейс при

А1, А0=1,1 и различаются значением седьмого разряда (1 – управляющее слово режима,

0 – управляющее слово установки/сброса порта С). Режимы работы портов А и В устанавливаются автономно и независимо, а режим работы порта С зависит от режимов работы каналов А и В. При каждом изменении режима работы любого из портов все входные регистры портов сбрасываются в состояние логического нуля.

Рассмотрим кратко форматы управляющего слова, назначение выводов портов и временные диаграммы ввода КР580ВВ55А в режимах 0, 1, 2..

В режиме 0 (рис. 6.6) в зависимости от значений разрядов 4, 3, 2, 1, управляющего слова возможны 16 различных сочетаний схем ввода/вывода.







^ Рисунок 6.6 – Формат управляющего слова

(а), назначение выводов порта (б) и временные диаграммы ввода/вывода (в)
При вводе информация от ВУ не запоминается в регистрах портов, а передаётся непосредственно на шину по сигналу чтения на входе . При выводе информация с шины данных записывается в регистры портов и сохраняется в регистрах. Режим 0 используется для построения программных каналов ввода/вывода с обслуживанием по программе.

Рассмотрим режим 1 для случаев ввода и вывода данных.

При вводе данных (рис. 6.7) группу А образуют порт РА и разряды РС7 – РСЗ порта С, группу В – порт РВ и разряды РС2 – РС0 порта С. Разряды РС7 – РС6 программируются на ввод или вывод разрядом управляющего слова (0 – вывод, 1 – ввод). В дальнейшем остановимся только на сигналах, используемых при вводе данных.

, – сигналы стробов приема, записывают данные в регистры портов соответственно А и В, устанавливают флаги состояния заполнения входных регистров IBFA, IBFB (1 – регистр заполнен, 0 – регистр пуст), а также флаги прерывания INTA и INTB (1 – есть прерывание). В исходное состояние флаги IBF INT устанавливаются по сигналу чтения на входе . Выходы IBF можно использовать для управления ВУ, а выходы INT – для передачи сигналов запроса прерывания или ПДП.

При выводе данных (рис. 6.8) разряды РС7 и РС1 хранят состояние выходных буферных регистров OBFA, OBFB: OBF=0 буфер заполнен, OBF=1 – буфер пуст. Разряды РСЗ, РС0 представляют собой триггеры запросов прерывания, а их выходы предназначены для выдачи сигналов запросов прерывания. Аналогично разряды РС6, РС2 – это триггеры разрешения прерывания, а их выходы принимают сигналы подтверждения вывода данных с портов РА и РВ. Флаги OBF сбрасываются в нулевое состояние по сигналу записи WR.

Для режима 2 (рис. 6.9) порт РВ можно запрограммировать на ввод или вывод в режимах 0 или 1. Порт РА является двунаправленным, а для управления обменом используются пять







^ Рисунок 6.7 – Формат управляющего слова (а), назначение выводов портов (б),

формат слова состояния (в) и временные диаграммы ввода (г) КР580ВВ55 в режиме 1


Рисунок 6.8 – Формат управляющего слова (а), назначение выводов портов (б),

формат слова состояния (в) и временные диаграммы вывода (г) КР580ВВ55 в режиме 1




^ Рисунок 6.9 – Формат управляющего слова (а), назначение выводов портов РА и PC (б),

формат слова состояния (в) и временные диаграммы ввода/вывода (г) KP580BD55 в режиме 2
разрядов порта С, назначение которых аналогично назначению при вводе и выводе в режиме 1. В режиме 2 микросхема КР580ВВ55 предназначена для реализации программных каналов с обслуживанием по программе, по прерыванию и ПДП.

Важно знать схемы сопряжения микросхемы KP58QBB55 с системной шиной. Выбирается схема (рис. 6.10,а) по сигналу, формируемому адресными селекторами (АС), которые дешифрируют адрес с разрядами А7-А2 адресной шины, обеспечивая доступ к адресному пространству объёмом 256 байт. Управляют обменом сигналы с линий чтение/запись. ВУ/ЗУ. Микросхема подключена к младшим линиям шины данных и выбирается при А0= 0. Входы её А1, А0 подключены к линиям А1, А0 адресной линии.



Рисунок 6.10 – Схемы сопряжения КР580ВВ55 с системной шиной МП КР580ВМ80А (а)

и МП К181ОВМ86 через буфер (б)
В больших микропроцессорных системах (МП К1810ВМ.86) сопряжение микросхемы КР580ВВ55 (рис 6.10,б) с внешними устройствами осуществляется через буфер, выполненный на микросхеме КР580ВА87.

Рассмотрим практическую реализацию интерфейса параллельных каналов ввода/вывода на примере аналого-цифрового преобразователя (АЦП) К1113ПВ1. Это функционально законченный 10-разрядный АЦП со временем преобразования 30 мкс. Напряжение входного аналогового сигнала составляет от О В до + 10В (униполярный сигнал) или биполярный сигнал в диапазоне напряжения от -5 В до +5В. Конструктивно АЦП содержит встроенный источник опорного напряжения, синхрогенератор и компаратор. Преобразование сигнала осуществляется с помощью 10-разрядного регистра, на выходе которого имеется тристабнльный буфер. Расположение и назначение выводов представлено на рис.6.11. Выводы «аналоговая земля» и «цифровая земля» повышают точность преобразования. Вход сдвига нуля LZ управляет диапазоном входного аналогового сигнала, при LZ=0 диапазон равен 0 – 10 В, при LZ 0 он равен от -5 до +5 В.



^ Рисунок 6.11 – Расположение и назначение выводов АЦП К1113ПВ1
Принцип действия АЦП можно проиллюстрировать на временной диаграмме (рис. 6.12). Цикл АЦП выполняется при нулевом значении сигнала на входе . По истечении 3 мкс. на выводе READY формируется сигнал готовности низкого уровня, а на выводы D10 – D1 выставляется цифровой код, эквивалентный значению входного сигнала, в остальное время выходы находятся в импедансном состоянии. Цикл преобразования заканчивается при

START =1, последующий цикл можно начать не ранее, чем через 2мкс.






^ Рисунок 6.12 - Временная диаграмма работы АЦП К1113ПВ1
Рассмотрим структуру аналого-цифрового интерфейса на МС АЦП К1113ПВ1 и МС КР580ВВ55 (рис. 6.13). АЦП может работать в диапазонах входного сигнала 0 – 10, 24В или от

-5В до +5В. Резистор R1 регулирует шкалу преобразования. Резистор R2 служит для регулировки смещения нуля. В МС КР580ВВ55 используется порт А на ввод в режиме 1. Синхронизируется обмен сигналом готовности на выходе READY. Так как сигнал потенциальный, для формирования строба приема на входе STBA используют триггеры Тг1 и Тг2. Запускается цикл преобразования сигналом с выхода INTA интерфейса. Этот же сигнал используется в качестве запроса прерывания для подпрограммы ввода. Последующий запуск АЦП инициируется сигналом чтения на входе RD интерфейса, который формируется по команде ввода программы.







^ Рисунок 6.13 – Структура (а), управляющее слово (б), слово состояния

(в) аналого-цифрового интерфейса на МС АЦП KI113ПВ1
Лекция 7 Программируемый контроллер прямого доступа к памяти (ПК ПДП) КР580ВТ57

1 Назначение ПК ПДП, организация обмена данными, принцип работы канала

2 Назначение выводов, устройство контроллера, пример ею применения
1 Программируемый контроллер представляет собой микросхему, которая организовывает высокоскоростной обмен данными между оперативной памятью микропроцессорной системы и внешними устройствами, минуя МП (рис. 7.1). Обмен данными осуществляется по требованию внешних устройств, которыми чаще всего являются внешняя память на магнитных дисках.



Рисунок 7.1 – Организация обмена данными с помощью ПК ПДП
Способ обмена данными с помощью прямого доступа к памяти можно представить следующим образом (рис. 7.2).




Внешнее устройство посылает по шине управления на вывод микропроцессора ЗХ (ЗАХВАТ) сигнал запроса захвата шин. Получив этот сигнал, микропроцессор заканчивает выполнение текущей команды и посылает на вывод ПЗХ подтверждение, разрешающее внешнему устройству использовать ШД и ША, а сам отключается от этих шин.
Микропроцессор не очищает свои регистры, не засылает их данные в стековую память, а просто приостанавливает свою работу, сохраняя во всех регистрах имеющиеся данные. Как только обмен данными ПДП закончится и на выводе ЗХ микропроцессора будет снят сигнал запроса захвата шины от внешнего устройства, МП подключится к ШД и ША и продолжит свою работу.

Необходимо помнить, что электронное отключение достигается переводом тристабильных буферов на ШД и ША в состояние высокого выходного сопротивления Z (импеданса).

Основной функцией контроллера является формирование адреса памяти и управляющих сигналов памяти ЧТЗУ, ЗПЗУ, а также сигналов внешних устройств ЧТВВ и ЗПВВ. Имеется возможность контроля работы контроллера в режиме ПДП путём выполнения операций без пересылок данных.

Контроллер имеет четыре канала, каждый из которых управляет пересылкой массивов объемом до 16 Килобайт в области адресов запоминающих устройств объёмом до 64 килобайт.

Режимы работы и выполняемые функции задаются программно от МП.

Рассмотрим, как формируется последовательность передачи одного элемента данных в режиме ПДП (рис. 7.3).

  1. Последовательность передачи инициируется сигналом запроса от внешнего устройства, т.е. от внешней памяти.

  2. Этот запрос (сигнал) ПК ПДП транслируется в запрос для МП.

  3. МП реагирует сигналом подтверждения (разрешения) и приостанавливает программу, отключаясь от системной шины.

  4. Для осуществления передачи ПК ПДП выдает на ША адрес ячейки памяти, к которой будет обращение для записи или считывания.




Рисунок 7.3- Передача одного элемента данных в режиме ПДП

  1. По ШД выполняется собственная передача данных, для чего ПК ПДП генерирует необходимый управляющий сигнал основной и внешней памяти.

  2. Устройство внешней памяти снимает запрос ПДП, что приводит к снятию соответствующего запроса в процессор, после чего он возобновляет свою работу.


Рассмотрим назначение вводов и выводов контроллера (рис. 7.4).



Рисунок 7.4 – Назначение вводов и выводов контроллера
IOR (ЧТВВ – Чтение Ввод/Вывод). Это двунаправленный управляющий сигнал ввода/вывода: как ввод- для получения сигнала ЧТВВ от шины управления микроЭВМ, используется при чтении содержимого внутренних регистров контроллера; как вывод – формируется сигнал, разрешающий считывание данных из ВУ в память.

^ IOW (3ПВВ – Запись Ввод/Вывод) Это двунаправленный управляющий сигнал ввода/вывода: как ввод – для получения сигнала на запись данных во внутренние регистры контроллера при начальной установке; как вывод - формируется сигнал, разрешающий запись данных из памяти во внешнее устройство.

МЕMR (ЧТЗУ) – выход для чтения данных из памяти.

MEMW (ЗПЗУ) – выход для записи данных в память.

^ MARK (Маркер 128 цикла) – вывод, на котором появляется единичный сигнал, указывающий, что текущий цикл контроллера является по счету 128-м циклом при передаче массива данных.

^ RDY (Готовность – ГТ) – ввод для входного сигнала, который обеспечивает временное согласование контроллера с медленно действующей памятью; при RDY= 0 устройство управления находится в состоянии ожидания.

^ HLDA (Подтверждение захвата шины – ПЗХ) – это входной сигнал с МП, который свидетельствует о том, контроллер является ведущим, режим прямого доступа разрешён (все шины переведены в Z состояние)

STB (Строб – СТБ) – выход на котором формируется сигнал, записывающий старшие 8 разрядов кода адреса в буферном регистре.

^ АЕ (Разрешение адреса ПДП) – сигнал, при котором отключаются все шины микроЭВМ от МП.

HRQ (Запрос захвата шины) – сигнал с этого вывода подается на вход HOLD МП.

^ CS (Выбор кристалла – ВК) – сигнал низкого уровня, его формирует адресный селектор по сигналам А4 – А15.

CLK (Синхронизация) – синхронизирует по времени сигналы МП и контроллера.

RES (Сброс) – начальная установка. При этом сбрасывается в ноль содержимое регистров.

^ DACK0 – DACK3 (Подтверждение ПДП) – информирует внешнее устройство о его выборе для обмена данными по каналам 0 – 3.

DRQ0 – DRQ3 (Запрос прямого доступа к памяти). Внешнее устройство информирует контроллер о готовности к обмену данными подачей единицы на эти входы по трем каналам.

А3 – А0 – младшие разряды шины адреса, используются для записи в контроллер набора управляющих слов (УС).

А7 - А4 – старшие разряды шины адреса, по которым выводятся коды адреса.

D0 – D7 – двунаправленная шина данных, по ней МП и контроллер обмениваются информацией.

ТС ( Конец счёта) – это сигнал в виде единичного импульса указывает, что текущий цикл обмена между МП и контроллером является последним при передаче массива данных.

Назначение выводов в расшифрованном виде представлены на рис. 7.5, где двунаправленные стрелки означают, что данный сигнал может быть, как входом, так и выходом, а однонаправленные стрелки – только входом или выходом. Цифры с наклонной линией означают разрядность данных, посылаемых или принимаемых с данного вывода.



Рисунок 7.5 – Назначение БИС КР580 ВТ57
Устройство контроллера лучше всего рассмотреть по структурной схеме (рис. 7.6), которая состоит из четырёх каналов ПДП, блока управления ПДП, схемы сопряжения с системной шиной.

Каждый канал представляет собой 16-разрядный регистр адреса, 14-разрядный регистр числа циклов ПДП, схемы приема сигналов запроса и выдачи сигналов подтверждения

Сигналы принимаются от DRQ3- DRQ0 и передаются в блок управления ПДП. Сигналы подтверждения снимаются с блока управления и выдаются на DACK3 – DACK0.



Рисунок 7.6 – Структурная схема контроллера ПДП
Блок управления ПДП осуществляет приоритетную обработку запросов и формирует адреса и сигналы управления. В состав блока управления ПДП входят суммирующий счетчик адресов ПДП, вычитающий счетчик циклов ПДП, регистр управляющего слова (УО), регистр слова состояния.

Блок управления формирует следующие сигналы:

  • запрос захвата шин HRQ;

  • принимает подтверждение захвата шины от МП;

  • формирует сигнал разрешения адреса ПДП запрета АЕ;

  • формирует 16-разрядный адрес ПДП на тристабильные выводы D7 – D0 (A15 – A0), А7 – А4, АЗ – А0.

Для записи адреса в регистр требуется строб с выхода STB контроллера. Сигнал с выхода маркера MARK указывает, что для пересылки блока требуется число циклов ПДП кратное 128.

Блок сопряжения с системной шиной предназначен для передачи адресов ПДП и управляющих сигналов ЧТ/ЗП в режиме ПДП, а также обмена данными с МП в режиме программирования контроллера и анализа состояния контроллера. Он состоит из буфера шины данных, буфера адресов (А3 – А0 и А7 – А4).

Управление программным доступом осуществляется под управлением сигналов, подаваемых через вход выборки – CS и тристабилные входы ЧТ/ЗП внешнего устройства и адресов А3 – А0.

Работу контроллера можно описать следующим образом. По каждому каналу обмен может происходить массивами данных до 16 Кб с возможностью задания начального адреса от 0 до 64Кб.

Контроллер может обслуживать до четырёх внешних устройств, запрашивающих режим ПДП, подавая сигнал ЗПДП (Запрос ПДП).

При поступлении двух и более запросов будет обслуживаться устройство с наивысшим приоритетом. Приоритет устанавливаться программно. Каналы 0 и 3 имеют наивысший и самый низкий приоритеты соответственно. При циклическом сдвиге приоритета после каждого цикла ПДП приоритет каналов изменяется.

При поступлении запроса на ПДП устройство управления формирует запрос захвата, который запрашивает МП о возможности использования системы шин для организации ПДП.

МП разрешает пользование системной шиной, выдавая сигнал подтверждение захвата (ПЗХ).

Схема приёма запросов формирует сигнал подтверждение ПДП, который подтверждает внешнему устройству возможность ПДП. Теперь внешнее устройство берет на себя функции управления ША и ШУ.

При программировании (рис. 7.7) ПК ПДП перед выполнением операций необходимо в него записать:

  • начальный адрес запоминающего устройства;

  • число циклов ПДП;

  • тип операции ПДП и управляющего слова режима работы.

Сначала пересылаются младшие байты адреса ЗУ в младшие разряды регистра, а затем – старшие байты адреса ЗУ в старшие разряды регистра.

Регистры адресуются одним адресом, а очерёдностью пересылки байтов управляет триггер М/С (первый/ последний), переключающийся во время операции записи.



Рисунок 7.7 - Форматы слон начальной загрузки ПДП (а) и

управляющего слова (б) ПК ПДП КР580ВТ57
Листинг программы приведен на рис 7.8.



Рисунок 7.8 – Листинг программы ПК ПДП КР580ВТ57
Организация работы ПК ПДП КР580ВТ57 и ППИ КР580ВВ55 (рис. 7.9) с системной шиной осуществляется через адресный селектор (АС), причём ПК ПДП конструктивно может быть объединён с буферным регистром адреса (БРА).



^ Рисунок 7.9 – Организация параллельных каналов ПК ПДП и ППИ
Взаимодействие ПК ПДП с ППИ производится через логические схемы (ЛС) и выводы DASK1 и DASK0 (Подтверждение ПДП), которые являются входами для ППИ. Порты РС0 и РСЗ ППИ являются выходами для связи с выводами DRQ1 и DRQ0 (Запрос ПДП) ПК ПДП. Порт РА реализует канал ввода и обслуживается каналом 0 контроллера ПДП. В качестве запросов ПДП используются сигналы с выводов запросов прерываний ПЛИ. ЛС формируют сигналы управления выборки интерфейса и адресации портов при программировании и обмене при ПДП. Это стандартная схема взаимодействия двух программируемых микросхем.

В качестве примера применения ПК ПДП покажем схему подключения его к АЦП К1108 ПВ1, который может работать в режиме 8-разрядного (рис. 7.10,а) и 10-разрядного преобразования (рис. 7.10,б) кода. Микросхема АЦП и расположение сё выводов представлены на рис. 7.11,а и 7.11,б соответственно.



Рисунок 7.10 – Схемы подключения АЦП К1108 ПВ к каналу ПК ПДП КР580ВТ57:

а) в режиме 8-разрядного преобразования; б) в режиме 10-разрядного преобразования
В режиме 8-разрядного преобразования микросхема КР580ВТ57 находится в режиме чтения, функционирует канал 2. при (DASK= 0) по сигналам IORC. Период преобразования должен быть меньше цикла ПДП, который составляет в данном случае четыре тактовых синхроимпульса контроллера. Частота синхронизации АЦП должна составлять 5 МГц.



^ Рисунок 7.11 – Расположение выводов (а) и назначение выводов

(б) АЦП К1108ПВ
Для пересылки 10-разрядного слова через 8-разрядный канал ввода используются два цикла ввода, причем младшие два разряда Dl, D0 размещаются в старших разрядах младшего байта (остальные разряды заполняются нулями). Младшие байты размещаются по чётным адресам ЗУ (при А0 = 0), старшие байты по нечетным адресам (А0=1). Коммутируются байты на шину данных мультиплексором К555КП11. Входы мультиплексора выбираются адресом А0, а выдаются на шину данных по сигналам подтверждения ПДП и чтения ВУ (с выходов DACK и IORC) контроллера КР580ВТ57. Запускается АЦП вторым сигналом чтения (при А0 = 1).Для преобразования сигнала используется усилитель. Цикл преобразования в этой схеме в два раза больше.

Список литературы


  1. Бессекерский В.А. и др. Микропроцессорные системы автоматического управления - Л.: Маш. 1988




  1. Брябрин В.М. Программное обеспечение персональных ЭВМ. – М.: Наука, 1988




  1. Казарипов Ю.М. Микропроцессорный комплект К1810. Структура. Программирование. Применение. – М Высшая школа 1990




  1. Микропроцессоры и микропроцессорные комплекты интегральных микросхем. В двух томах. – М.: Радио и связь 1988




  1. Микропроцессоры. В тёх книгах/ под ред. Преснухина JI.Н. – М.: Высшая школа 1986




  1. Сташин В.В. и др. Проектирование цифровых устройств на однокристальных микроконтроллерах. – М.: Энергоатомиздат. 1990.




  1. Хвощ С.Т. и др. Микропроцессоры и микро-ЭВМ в системах автоматического управления. Справочник – Л.: Маш. 1987.




  1. Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решение. Справочник. М.: Радио связь 1993
1   2   3



Скачать файл (10274.9 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации