Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Содержание
Раздел ii модуль памяти
Лекция 1 Память микро-ЭВМ
В статических ОЗУ
Таблица 1.1 - Состояния ОЗУ
Рисунок 1.2 - Структурная схема ОЗУ
2 Интерфейс ОЗУ и ПЗУ. Принцип действия памяти.
Таблица - 1.2 - Воображаемая память ПЗУ
Интерфейс МП с ОЗУ
Рисунок 1. 4- Интерфейс микропроцессора с ОЗУ
Рисунок 1.5 – Диаграмма выполнения процедуры ввода-запоми­нания-вывода
Вывести (
Рисунок 1.6-Предсгашгение памяти микро-ЭВМ
Рисунок 2.1- Модуль памяти
Рисунок 2.3 - Структура статического ЗУПВ
1 Управление памятью со стороны процессора
Рассмотрим обмен данными по тактам.
Рисунок 3.2- Упрощённые временные диаграммы
Рисунок 3.3- Схемы взращивания разрядности (а), и объёма памяти БИС ЗУ (б)
Рисунок 3.6- Назначение выводов (а) и временные диаграммы сигналов на них (б)
Рисунок 3.7 – Схема сопряжения ПЗУ с системной шиной
Буферная память
Рисунок 4.1 – Применение буферной памяти
Отличительной особенностью
Принцип реализации стековой памяти
Рисунок 4.3 – Принцип работы стековой памяти
Помещение (PUSH) в стек содержимого аккумулятора и регистра состояния
Раздел iii модуль ввода/вывода
2 Использование программируемых БИС для ввода/вывода информации
Лекция 4 Понятия о вводе/ выводе информации
ВУ вывода
Рисунок 4.2 – Структура порта ввода
Приведём пример пересылки данных с использованием портов ввода и вывода.
Можно сделать вывод
2 Интерфейсы устройств ввода/вывода
Рисунок 4.6 – Схемы портов с реальной маркировкой сигналов
Вывод данных.
Существует правило
Лекция 5 Общие принципы построения интерфейса устройств ввода/вывода
Как организовать вывод из МПС однобитовой информации?
Рисунок 5.1 – Принцип организации вывода однобитной информации с помощью D-триггера.
Рисунок 5.2 – Принцип организации вывода байтовой информации с помощью регистра
Рисунок 5.3 – Принцип организации ввода однобитовой информации с помощью D-триггера и буфера данных
Рисунок 5.4 – Принцип организации ввода байтовой информации с помощью регистра и буфера данных
Рисунок 5.7 – Восьмиразрядный формирователь с тремя состояниями на входах- выходах КР580ВА86
Рисунок 5.8 – Принцип организации ввода/вывода в микропроцессорных системах управления
Как использовать специализированные многофункциональные программируемые БИС для ввода/вывода информации?
Лекции 6 Программируемый параллельный интерфейс (ППИ) КР580ВВ55
Рисунок 6.2 – Интерфейс микросхемы КР580ВВ55 с внешними устройствами
Устройство управления
Рисунок 6.3 – Внутренняя структура КР580ВВ55
Рисунок 6. 5 – Управляющее слово РЕЖИМА РАБОТЫ
Рисунок 6.6 – Формат управляющего слова
Рисунок 6.7 – Формат управляющего слова (а), назначение выводов портов (б)
Рисунок 6.9 – Формат управляющего слова (а), назначение выводов портов РА и PC (б)
Рисунок 6.11 – Расположение и назначение выводов АЦП К1113ПВ1
Рисунок 6.12 - Временная диаграмма работы АЦП К1113ПВ1
Рисунок 6.13 – Структура (а), управляющее слово (б), слово состояния
IOW (3ПВВ – Запись Ввод/Вывод)
MARK (Маркер
RDY (Готовность – ГТ) –
HLDA (Подтверждение захвата шины – ПЗХ) –
АЕ (Разрешение адреса ПДП
CS (Выбор кристалла – ВК) –
DACK0 – DACK3 (Подтверждение ПДП) –
Рисунок 7.9 – Организация параллельных каналов ПК ПДП и ППИ
Рисунок 7.11 – Расположение выводов (а) и назначение выводов

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации