Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Дубинин Н.М. Методические указания по курсовому проектированию - файл METOD_KA.DOC


Дубинин Н.М. Методические указания по курсовому проектированию
скачать (66.9 kb.)

Доступные файлы (1):

METOD_KA.DOC653kb.09.01.2001 14:08скачать

содержание

METOD_KA.DOC

МИНИСТЕРСТВО ОБЩЕГО И ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

УФИМСКИЙ ГОСУДАРСТВЕННЫЙ АВИАЦИОННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ






Методические указания

по курсовому проектированию сопроцессоров по дисциплине

“Организация ЭВМ и систем”



Уфа 1997




^

МИНИСТЕРСТВО ОБЩЕГО И ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

УФИМСКИЙ ГОСУДАРСТВЕННЫЙ АВИАЦИОННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ


Кафедра автоматизированных

систем управления

Методические указания

по курсовому проектированию сопроцессоров по дисциплине

“Организация ЭВМ и систем”

^

Уфа 1997



Составитель: Н.М.Дубинин


УДК 681.3


Методические указания к курсовому проектированию сопроцессоров по дисциплине “Организация ЭВМ и систем”. / Уфимск. гос. авиац. техн. ун-т; Сост.: Н.М. Дубинин. Уфа, 1997. - 32 с.
Методические указания к курсовому проектированию сопроцессоров по курсу “Организация ЭВМ и систем” предназначены для студентов специальности автоматизированные системы обработки информации и управления, включают содержание основных этапов работ по выполнению проекта, методику выполнения этих этапов и разработаны с использованием материалов, известных в учебной и специальной литературе по ЭВМ.
Рис. 6. Табл.1. Библ.14 назв.

Рецензенты: Р.В. Насыров,

В.П. Житников.



Введение


Настоящие методические указания предназначены для студентов специальности “Автоматизированные системы обработки информации и управления“, выполняющих курсовые проекты по дисциплине “Организация ЭВМ и систем”.

Назначение указаний - определить цель, тематику, содержание, объем, порядок выполнения проекта, направить работу студентов по нужному руслу и пояснить основные этапы проектирования.

Предлагаемые задания разработаны с использованием типовых методических материалов по курсовому проектированию и специальной литературы по ЭВМ.

1 Цели и задачи курсового проектирования

Курсовое проектирование должно способствовать закреплению, углублению и обобщению знаний, полученных студентами за время обучения, и применению этих знаний к системному решению конкретной инженерной задачи, развитию навыков работы со специальной литературой и навыков инженерного проектирования.

Курс “Организация ЭВМ и систем” опирается на разделы следующих дисциплин: “Схемотехника”, “Основы проектирования автоматизированных информационных систем”.

2 Тематика и содержание курсовых проектов

  • Задание на курсовое проектирование посвящено изучению и разработке функциональных блоков и устройств цифровой техники (арифметико-логические устройства управления с программируемой логикой). При этом предусматривается закрепление навыков анализа и синтеза с применением основных положений алгебры логики и теории конечных автоматов.

  • При выполнении проекта студент обязан:

  • дать краткий обзор принципов построения заданного устройства и блока;

  • провести сравнительный анализ различных вариантов построения устройств с системных позиций по основным параметрам: быстродействие,расход оборудования, надежность, простота конструкции и т.п.;

  • синтезировать логическую и управляющую схемы блока на заданной системе элементов;

  • оформить пояснительную записку и графическую часть проекта.

Кроме того, по решению кафедры в состав проекта могут быть включены дополнительные разделы, связанные с научно - исследовательской работой.

Процесс проектирования слагается из последовательности этапов, связанных с разработкой: структурной схемы заданного устройства с раскрытием места и основных связей устройства в общей структуре процессора; алгоритма функционирования устройства; графа микропрограммы устройства; функциональных схем управляющей и операционной частей устройства; способа адресации информации; формата и структуры команд и их обоснования. Для каждого варианта проекта должен быть приведен расчет быстродействия заданного устройства.

Рекомендуется при разработке проекта учитывать следующие общие требования:

1. В пояснительной записке должна приводится структурная схема сопроцессора, в которой особо выделяется система связей проектируемого устройства со всеми структурными единицами процессора. Физический смысл всех связей устройства, изображенных на структурной схеме, должен быть разъяснен в пояснительной записке, и при существовании различных вариантов структуры связей предложенный способ должен быть подробно обоснован.

2. Должен быть представлен обзор существующих типов проектируемого устройства и дано обоснование выбора с точки зрения требуемого быстродействия, затрат оборудования и других характеристик. Структурная схема устройства разрабатывается и вычерчивается с точностью до отдельного операционного элемента. На схеме указываются все управляющие и осведомительные сигналы.

3. Алгоритмы выполняемых устройством команд и операций должны быть представлены в виде содержательной и закодированной микропрограмм и описаны в пояснительной записке. Дан пример выполнения микропрограммы в двоичных кодах.

4. Закодированный граф микропрограмм должен быть минимизирован посредством объединения одинаковых ветвей микропрограмм отдельных микрокоманд. Микропрограмма должна описывать последовательность функционирования устройства в терминах управляющих и осведомительных сигналов. Соответствующие пояснения должны быть приведены в записке.

5. Должно быть проведено обоснование выбора формата микрокоманд, соотношения полей в формате, разбиения всего списка микроопераций на совместимые подмножества. В пояснительной записке описываются также содержимое полей логических условий и связанные с ними действия по адресации микрокоманд.

6. Расчет быстродействия управляющей части или операционного устройства может сопровождаться представлением временных диаграмм работы устройств.
3 Задание к курсовому проектированию

При выборе варианта индивидуального задания по номеру варианта необходимо пользоваться приведенным ниже перечнем.

Номер позиции в коде варианта соответствует порядковому номеру перечня, а сама цифра - разделу перечня.

Например, код варианта: 121112113222200201 раскрывается следующим образом: блок арифметического суммирования чисел с фиксированной запятой, проектируется только операционная часть, представление чисел в прямом коде, регистр - параллельный, триггер JK - двух ступенчатый, перенос - последовательный, дешифратор - пирамидальный, сумматор - параллельный, накапливающего типа, с групповым переносом; команда с вертикальным кодированием, адресация - принудительная, разрядность два байта, расчет быстродействия сумматора.
^

Перечень заданий





I. Основная тема

1.Микропрограммный сопроцессор вычисления арифметических операций с фиксированной запятой

2. Микропрограммный сопроцессор вы-числения арифметических операций с плавающей запятой

3. Разработка алгоритмов и программ на ассемблере 80х86 персонального компьютера
II. Раздел проектирования

1. Управляющая часть

2. Операционная часть

3. Управляющая и операционная части

4. Вычислительная среда процессора 80х86
III. Управляемые операции

1. Сложение - вычитание

2. Умножение

3. Деление

IV. Представление чисел

1. В прямом коде

2. В обратном коде

3. В дополнительном коде

4. В модифицированном обратном коде

5. В модифицированном дополнитель-ном коде

V. Тип регистра

1. Параллельный

2. Последовательный
VI. Тип триггера

1. D триггер

2. JK триггер

3. RS триггер
^

VII.Управление триггерами


1. Одноступенчатый

2. Двухступенчатый

VIII. Перенос в счетчике

1. Последовательный

2. Групповой

3. Параллельный
IX. Дешифраторы

1. Линейный

2. Прямоугольный

3. Пирамидальный
X. Cумматор

1. Комбинационный

2. Накапливающий
XI. Перенос в сумматоре

1. Последовательный

2. Групповой

3. Параллельный
XII.Кодирование микрокоманд

1. Горизонтальное

2. Вертикальное

3. Совместно - закодированными полями
XIII. Адресация

1. Естественная

2. Принудительная

3. Модифицированная
XIV.Способ умножения

1. Со сдвигом сумм частичных произведений влево

2. Со сдвигом сумм частичных произведений вправо

3. Со сдвигом множимого влево

4. Со сдвигом множимого вправо
XV. Способ деления

1. Со сдвигом остатка

2. Со сдвигом делителя

XVI. Разрядность чисел

1. Один байт

2. Два байта

3. Три байта

4. Пять байт

5. Девять бит

6. n-байтное
XVII. Ускорение умножения

1. Сокращение числа суммирований

2. Разделение множителя на две части

3. Одновременно на два разряда множителя

XVIII. Расчет быстродействия

1. Счетчика

2. Сумматора

3. Устройства управления

4. Дешифратора



4 Правила оформления пояснительной записки
Пояснительная записка пишется чернилами на одной стороне листа бумаги формата А4. Общий объем 25-30 страниц. С левой стороны листа должны быть поля шириной 20 мм, листы подшиваются в папку вместе с диаграммами, схемами и другими иллюстрациями. Все схемы, формулы, графики должны быть пронумерованы и снабжены подписями и ссылками в тексте.

Материалы в пояснительной записке следует распологать в следующем порядке:

1. Титульный лист.

2. Задание на проектирование.

3. Оглавление.

4. Введение.

5. Выбор и разработка структуры устройства управления и операционного блока системы.

6. Теоретико-расчетная часть.

7. Описание функциональных схем.

8. Заключение.

9. Список литературы.

10. Приложения.
В пояснительной записке должны быть выдержаны единые обозначения и единые размерности для используемых параметров. Допускаются сокращения слов, терминов, обозначений только общепринятые. Законченная записка подписывается студентом и руководителем проекта. Изложение должно быть кратким и четким, без повторений, количество иллюстраций - минимальным, но достаточным для пояснения изложенного.

5. Правила оформления графического материала.
Графическая часть проекта является не иллюстрационным материалом, а технической документацией на разработанный студентом узел или блок.

Графический материал, помещенный в пояснительной записке, а также на листах, по формату, условным обозначениям, шрифтам и масштабам должен соответствовать требованиям единой системы конструкторской документации (ЕСКД).

ГОСТ 2.708-81 “Правила выполнения электрических схем ЭВМ”.

ГОСТ 2.702-75 “Правила выполнения электрических схем”.

ГОСТ 2.710-75 “Обозначения условные буквенно-цифровые, применяемые на электрических схемах”.

ГОСТ 2.743-82 “Обозначения условные графические в схемах. Двоичные логические элементы”.

6 Методика курсового проектирования
ЭВМ принято разделять на устройства, связанные между собой в соответвии с рис. 1.



Рисунок 1. Обобщенная схема ЭВМ.

Процессор, объединяющий в себе арифметическое устройство (АУ) и устройство управления (УУ), является центральным устройством ЭВМ.

Информация, обрабатываемая ЭВМ в текущий период времени, хранится в оперативной (основной) памяти (ОП). В ней размещаются программы, реализуемые ЭВМ, и совокупность данных, представляющая исходные значения величин, промежуточные и окончательные результаты. ОП хранит программу вычислений, реализуемых ЭВМ. Команды программы поочередно выбираются из ОП и поступают в УУ, которое обеспечивает интеграцию команд программы, т.е. формирует соответсвующую последовательность управляющих сигналов для всех устройств ЭВМ.

Арифметическое устройство предназначено для выполнения арифметических, логических и специальных операций над числами, логическими значениями и строками символов. Операнды выбираются из ОП и передаются в АУ, где над ними выполняются заданные операции, результаты которых посылаются на хранение в ОП.

Выполнение операций ввода-вывода возлагается на специализированные устройства - контроллеры ввода-вывода (КВВ), которые интерпретируют части программ, управляющих вводом-выводом информации. Информация, не участвующая в текущий момент времени в обработке, хранится во внешней памяти, состоящей из внешних запоминающих устройств (ВЗУ), подключаемых через порты ввода/вывода к основной памяти. К ЭВМ могут подключаться внешние устройства (ВУ), такие как лавиатура, дисплей, графопостроитель и др.

Часто для повышения быстродействия или точности вычислений часть операций выполняется в ЭВМ сопроцессором, который представляет собой специализированный блок или процессор. Сопроцессор можно проектировать как устройство, содержащее микропрограммное устройство управления (управляющий автомат с программируемой логикой) и специальный операционный блок. На вход его через общий разъём поступают числа по шине данных, сигнал запуска (Пуск) или код операции, сигналы синхронизации, напряжения питания. После выполнения операции сопроцессор выдает результаты вычислений, сигнал наличия переполнения, сигнал окончания операции.
^

6.1 Управляющий автомат с программируемой логикой



Методика проектирования автомата с программируемой логикой состоит из следующих этапов:

  • построение содержательной и закодированной граф-схем алгоритма выполнения операции;

  • синтез структурной схемы автомата;

  • определение формата микрокоманды;

  • расчет длительности синхронизирующих тактов и быстродействия автома-та с составлением временных диаграмм;

  • построение функциональных схем.


6.1.1 Построение функциональных схем
Представление микропрограммы в графической форме - в виде направленного графа, называемого графом микропрограммы, является наиболее распространненым при использовании немашинных методов проектирования управляющего автомата. Она строится в соответствии с логикой преобразования информации в сопроцессоре.

В графах микропрограмм используются вершины пяти типов, изображенные на рис.2.

Начальная вершина (см. рис. 2а) обозначает начало микропрограммы и имеет только один выход.

Конечная вершина (см. рис. 2б) определяет конец микропрограммы, имеет любое число входов и не имеет выхода.



Рисунок 2. Общепринятые вершины ГСА.

Операторная вершина (см. рис. 2в) содержит микрооперации, реализуемые одной микрокомандой.

В нее может входить любое число дуг, но выходит только одна дуга. Условная вершина (см.рис. 2г) может иметь любое число входов и два выхода “1” или “0” по условию. Если в некоторой микропрограмме М происходит обращение к другой микропрограмме В, то действия в М должны быть приостановлены до завершения микропрограммы В, а в граф микропрограммы М включается ждущая вершина (рис. 2д).

Граф микропрограммы состоит из совокупности вышеперечисленных вершин и дуг, соединяющих входы и выходы разноименных вершин. При построении графа микропрограммы следует проверить условия корректности графов микропрограмм:

  • наличие только одной начальной и одной конечной вершины;

  • в любую вершину графа должен вести по крайней мере один путь из начальной вершины;

  • из каждого выхода любой вершины графа должен вести по крайней мере один путь в конечную вершину;

  • при всех возможных значениях слов, указанных в условных вершинах графа, должен существовать путь из начальной вершины в конечную.

Если операторы и условные вершины графа содержат полное описание микроопераций и булевых выражений (логических условий), граф называется содержательным. Если же микрооперации представляются наименованиями управляющих сигналов и логические условия - наименованиями осведомительных сигналов, граф микропрограммы называется закодированным. Пример закодированной микропрограммы показан на рис 3.



Рисунок 3. Закодированная микропрограмма

6.1.2 Кодирование микрокоманды
Формат микрокоманд и способ кодирования являются основными показателями микропрограммного сопроцессора, определяющими его быстродействие, аппаратные затраты, гибкость микропрограммирования. На рис.4 представлена структура микрокоманды.



Рисунок 4. Структура микрокоманды с принудительной адресацией.
Коды микроопераций микрокоманды инициируют совокупность микроопераций, выполняемых за один такт работы. Разряды микрокоманды, отведенные под операционную часть (ОЧ), разбиваются на поля. Каждое поле объединяет некоторый набор несовместных микроопераций, т.е. таких операций, которые не могут выполняться в одном такте. Например, все разные микрооперации, выполняемые на определенном функциональном узле (сумматоре, регистре), являются несовместными.

В курсовом проекте необходимо решить задачу оптимального распределения всего набора микроопераций по полям микрокоманды с учетом двух условий:

а) в одно поле включаются только несовместные микрооперации;

б) длина операционной части должна быть минимальной.

После определения количества полей и числа микроопераций, включенных в каждое поле, вычисляется длина операционной части микрокоманды по формуле



  • где n - число полей; mi - число микроопераций, относящихся к n-полю.

Код 0...0 используется как признак пустоты поля, при этом поле не возбуждает ни одной микрооперации. Длина операционной части микрокоманды влияет на количество оборудования в управляющем автомате и на быстродействие операционного устройства. При n=1 (вертикальное кодирование) операционная часть микрокоманды имеет минимальную длину, но в каждом такте реализуется только одна микрооперация, при максимальном количестве полей операционная часть имеет наибольшую длину (горизонтальное кодирование), стоимость ПЗУ микрокоманд из-за увеличения разрядности хранимого слова - максимальная, но в каждом такте выполняется одновременно максимально допустимое число микроопераций, что существенно увеличивает быстродействие устройства.

При выборе способа кодирования операционной части микрокоманды необходимо учитывать количество микроопераций, ограничения по быстродействию и затратам оборудования (заданные, либо обусловленные самим проектом), а также систему синхронизации проектируемого блока.

Микропрограмма определяет порядок следования микрокоманд. Переход к микрокоманде может осуществляться непосредственно после выполнения предыдущей - безусловный переход, или при выполнении некоторого логического условия - условный переход. Поэтому независимо от способа адресации, который задает правило определения адреса следующей микрокоманды, адресная часть (АЧ) микрокоманды содержит поле логических условий. Обычно для всех осведомительных сигналов отводится одно поле , хотя их может быть и несколько.

Способ адресации существенно влияет на время выполнения микрокоманд и на гибкость микропрoграммирования. Различают микропрограммные управляющие автоматы с естественным и произвольным (принудительным) порядком следования микрокоманд, когда в каждой микрокоманде указывается адрес следующей микрокоманды. В первом случае адрес следующей микрокоманды определяется счетчиком микрокоманд. Во втором случае произвольный порядок увеличивает гибкость микропрограммирования. При этом способе в каждой микрокоманде выделяется поле, где хранится информация об адресе (или сам адрес) следующей микрокоманды. Формируется адрес двумя способами, называемыми последовательным и параллельным микропрограммированием.

В первом случае адрес следующей микрокоманды формируется лишь после выполнения текущей, при параллельном - одновременно с выполнением текущей микрокоманды. При ветвлении в микропрограммах адрес последующей микрокоманды зависит от результатов предыдущей. Поэтому условия ветвления следует формировать не в предыдущей микрокоманде, а хотя бы за одну до нее. Тогда анализ этого условия и подготовка следующего адреса происходит в начале предыдущей микрокоманды.

Выбор способа формирования адреса микрокоманды зависит в общем случае от количества ветвлений, от времени обращения к памяти, от соотношения между длительностью операций формирования адреса и операций по реализации микрокоманды в операционном устройстве.

Средства микропрограммирования предусматривают также такой способ уменьшения длины адресной части микрокоманды, как сегментация ПЗУ и сопутствующую ей сегментацию микропрограммы. При сегментации ПЗУ поле адреса микрокоманды разделяется на адрес сегмента и адрес ячейки в сегменте, длина микрокоманды сокращается, но в микропрограмму включаются дополнительные микрокоманды для передачи управления между сегментами. Для компенсации потерь времени на выполнение этих дополнительных микрокоманд все микрокоманды распределяются по сегментам ПЗУ таким образом, чтобы число переходов между сегментами в процессе реализации микропрограммы было минимальным. Этот процесс называется сегментацией микропрограмм.

6.1.3 Разработка структурной схемы УУ
Структурная схема УУ микропрограммного автомата представлена на рис.5. МПА состоит из запоминающего устройства, регистра микрокоманды, дешифраторов микроопераций, дешифратора логических условий, схемы выделения значения осведомительного сигнала, схемы формирования адреса следующей микрокоманды и схемы управления ПЗУ.


Рисунок 5. Структурная схема УУ
По сигналу ПУСК микрокоманда выбирается из ПЗУ и поступает на регистр микрокоманды. Управляющие сигналы, коды которых содержатся в полях операционной части микрокоманды, дешифрируются соответственно дешифраторами . Рекомендуется указать список микроопераций, дешифрируемых каждым дешифратором. Все управляющие сигналы, за исключением сигнала F (y0 - СТОП), поступают в операционный автомат, инициируя определенные микрооперации.

Содержимое поля дешифрируется дешифратором и определяет значение условия, используемого для выработки адреса следующей микрокоманды. Значения осведомительных сигналов поступают из операционного блока по шине {x}. Схема формирования адреса следующей микрокоманды определяется способом адресации и подлежит разработке.

Схема управления ПЗУ выполняет следующие функции:

  • запуск автомата по сигналу ПУСК;

  • приостановку чтения из ПЗУ на период обращения к основной памяти;

  • прекращение работы автомата при появлении в микрокоманде сигнала СТОП.

По этому сигналу необходимо обеспечить подготовку начального состояния адреса ПЗУ.

6.1.4 Расчет быстродействия УУ
Такт работы МПА разделяется на последовательность микротактов:

  • чтение микрокоманды из ПЗУ;

  • дешифрирование полей Y и X и формирование управляющих сигналов микроопераций;

  • выполнение микроопераций и вычисление логических условий;

  • формирование адреса следующей микрокоманды.

Длительность такта равна сумме длительности микротактов и определяется в первую очередь длительностью цикла обращения к ПЗУ и максимальной длительностью микрооперации.

Автомат с программируемой логикой функционирует как автомат Мура, поэтому такт будет определяться промежутком времени от момента поступления осведомительных сигналов, формируемых в операционном автомате, до момента поступления выходных управляющих сигналов, т.е. как сумма



где

- время выделения значения осведомительного сигнала, указанного в микрокоманде;

  • - время формирования адреса следующей микрокоманды;

  • - время выборки из ПЗУ;

  • - время переключения регистра микрокоманды;

  • - время дешифрирования полей микрокоманды;


^

6.2 Проектирование блока сопроцессора для алгебраического суммирования чисел с фиксированной запятой


Методика проектирования блока алгебраического суммирования состоит из следующих этапов:

  • анализа методики, соответствующей заданному варианту блока;

  • составления алгоритма алгебраического сложения;

  • построения графа алгоритма и примера сложения;

  • составления перечня микроопераций, выполняемого операционным устройством;

  • построения управляющего автомата с программируемой логикой;

  • составления временных диаграмм выполняемых микроопераций;

  • определение состава и структуры операционного устройства;

  • синтеза схем блока алгебраического суммирования;

  • оценки быстродействия выполнения операций сложения-вычитания.



При анализе методики должны быть учтены основные особенности, связанные со спецификой представления чисел в блоке. Например, при использовании немодифицированных кодов должен быть определен способ обнаружения переполнения разрядной сетки; при использовании обратных кодов сумматор операционного устройства необходимо оборудовать схемой циклического переноса, а регистры - вентилями обращения кода, и т.п. На этапе анализа принимается решение об учете указанных особенностей либо непосредственно в графе микропрограммы, либо в специальном оборудовании операционного устройства.

На основе анализа метода сложения строится граф алгоритма (граф микропрограммы) в соответствии с п.6.1.1. Причем следует учесть, что входная (начальные числа) и выходная (результат сложения) информация представляется в проекте в прямых кодах и выводится на разъемы операционной части блока, а процесс сложения выполняется в кодах, соответствующих заданию. С целью исключения методических ошибок при построении графа микропрограммы рассмотрим основные правила и алгоритмы выполнения операции сложения-вычитания в ЭВМ.

Операция сложения-вычитания в современных арифметических устройствах рассматривается как операция алгебраического суммирования [3]. Несмотря на предельную простоту правил сложения и вычитания двоичных кодов, существует определенная специфика аппаратной реализации этой операции.

Методика выполнения алгебраического сложения должна удовлетворять следующим условиям:

  • обработка знаковых и цифровых разрядов суммируемых чисел должна производится по одинаковым правилам с получением правильного знака суммы;

  • должна быть исключена операция прямого вычитания, при этом алгебраическое суммирование чисел разных знаков производится в обратных и дополнительных кодах;

  • должно фиксироваться переполнение разрядной сетки.

При изображении знаков чисел двоичными цифрами: “+” через “0”, “-“ - через “1”, все положительные числа имеют вид 0,....., а отрицательные - 1,..... . При этом знаковая цифра (код знака) помещается слева от запятой на место разряда с весом 20 . Если знак и цифровую часть числа рассматривать как единое целое, то изображение положительных чисел не изменяется и определяется интервалом 0<Х<1, а все отрицательные числа изображаются числами, расположенными в интервале 12.

6.2.1 Суммирование чисел с фиксированной запятой перед старшим разрядом

Варианты алгебраического суммирования в обратном и дополнительных кодах при представлении исходных чисел и суммы в прямом коде представлены в таблице 2.
Таблица 2.




Изображение числа

Представление суммы. Необходимость коррекции

Код

X0

X<0

X,Y>0

X+Y<1

X> 0, Y < 0

X+Y > 0

X > 0, Y<0

X+Y < 0

X < 0, Y <0

½X+Y½<1

1

2

3

4

5

6

7

[X]n

X

1+½X½













[X]0

X

2+X-2-n

X+Y

нет

X+2+Y-2-n

корр.:

-2+2-n

X+2+Y-2-n

нет

2+X-2-n+2+Y-2-n

корр.:

-2+2-n

[X]д

X

2+X

X+ Y

нет

X+2+Y

корр.:

-2

X+2+Y

нет

2+X+2+Y

корр.:

-2


В колонках 4 - 7 указаны представления суммы для четырех возможных вариантов алгебраического сложения. В колонках 4, 6 представления суммы совпадают с правильным результатом, поэтому необходимости в коррекции нет. В колонке 5 правильным представлением суммы для обратного и дополнительного кодов чисел является: Х+Y, поскольку в результате алгебраического суммирования получено положительное число. Поэтому для получения правильного результата необходимо произвести коррекцию: для обратного кода вычесть “1” из разряда с весом и прибавить единицу к младшему разряду суммы, а для дополнительного кода - вычесть “1” из разряда с весом . Для колонки 7 правильными представлениями суммы для обратного кода является 2+(X+Y)-2-n , а для дополнительного кода- 2+(X+Y) в соответствии с колонкой 3. Для получения правильных сумм необходима коррекция -2+2-n и -2 для обратного и дополнительного кодов соответственно.

Таким образом, при алгебраическом суммировании в обратных кодах нужны определенные аппаратные средства для реализации коррекции результата. Для этой цели служит так называемая цепь циклического переноса, связывающая разряды сумматора с весами 21 и 2-n. При алгебраическом сложении в дополнительных кодах единица, появляющаяся в разряде сумматора с весом 21, не учитывается (теряется). Так, например:

1.[Х]n = 0.1011 +[Х]0 = 0.1011 2. [Х]n = 1.0101 +[Х]0 = 1.1010

[У]n = 1.1001 [У]0 = 1.0110 [У]0 = 1.0111 [У]0 = 1.1000

+10.0001 11.0010

>1 > 1

0.0010 1.0011

3.[Х]n = 0.1001 +[Х]d = 0.1001 4. [Х]n = 1.1101 +[Х]d = 1.0011

[У]n = 1.0001 [У]d = 1.1111 [У]n = 1.1010 [У]d = 1.0110

< 10.1000 < 10.1001

В примере 4 после коррекции получаем положительное число, хотя суммировали два отрицательных. Этот пример иллюстрирует общий недостаток методик алгебраического суммирования чисел в обратных и дополнительных кодах - они не позволяют без специальных аппаратурных затрат фиксировать переполнение. Этот недостаток исключается при использовании модифицированных обратного и дополнительного кодов.

6.2.2 Алгебраическое суммирование с использованием модифицированных обратного и дополнительного кодов
Особенностью модифицированных кодов являются наличие двух знаковых разрядов. Знак положительного числа кодируется двумя нулями, а знак отрицательного - двумя единицами. Знаковые разряды модифицированного кода обрабатываются также, как и числовые разряды. Признаком переполнения служит появление в знаковых разрядах различных цифр ( 01 при сложении положительных и 10 - при сложении отрицательных чисел ). Например,

1. [Х]m,д = 00.1010 2. [Х]m,о = 11.0100

[У]m,д = 00.1011 [У]m,о = 11.0101

01.0101 10.1001

>1

10.1010

6.2.3 Методика выполнения алгебраического сложения при представлении в машине слагаемых и суммы в дополнительном и обратном кодах
Алгоритм выполнения операции: сложение выполняется без каких-либо преобразований кодов: вычитание выполняется как сложение со следующим преобразованием второго слагаемого:

[Х]д,0 + [ - [У]д,0 ]д,0 ,

т.е. знак второго слагаемого изменяется на обратный, а код цифровых разрядов из прямого преобразуется в дополнительный или обратный при Y0, или из дополнительного или обратного кода в прямой при Y < 0. Результат получается в дополнительном или обратном коде и в преобразовании не нуждается.

Синтез схем управляющей части устройства ведется на основании построенной микропрограммы операции сложения-вычитания в соответствующих кодах и выполняется по методике п.6.1 или 6.2.


6.2.5 Проектирование операционной части блока
Методика проектирования включает изучение функции операционной части, сопроцессора которая задается описанием внутренних слов, участвующих в выполнении операций, а также списком микроопераций и логических условий, необходимых для реализации операций. Чтобы построить операционный блок, необходимо на основании описания его функций определить его структуру сначала на операционном уровне - в форме операционной схемы, а затем на логическом уровне - в форме логических схем.

Операционная схема (обобщенная структура) составляется на основании списка микроопераций, закрепления их за устройствами (регистрами, сумматорами и др., выбранными согласно варианта), построения структурной схемы с закрепленными микрооперациями с указанием всех микроопераций, поступающих из УУ, и логических условий, формируемых в операционном блоке. Хотя микропрограмма однозначно определяет структуру операционной части блока, необходимо учитывать специфику выполняемого варианта задания. Так, при наличии в задании комбинационного сумматора, как правило, требуется дополнительный регистр для хранения результата. Тип регистра определяет специфику процесса ввода и вывода информации, а тип триггера определяет сложность построения регистров.

На логическом уровне осуществляется более детальное проектирование устройств операционного блока с указанием всех связей между элементами, для чего осуществляется построение регистров, счетчиков, сумматора, схем переноса и др. ( с использованием интегральных микросхем серии К 155 ), а также, в некоторых случаях, схем формирования логических условий, таких как переполнение, окончание операций и др. В регистрах, как правило, должна быть предусмотрена цепь гашения ( обнуления ) информации, цепь сдвига, цепь приема и выдачи кода, цепь выдачи логических условий и др. В сумматоре должны быть предусмотрены соответствующие цепи приема слов, переноса, формирования правильного результата и формирования логических условий.
6.3 Проектирование блока умножения чисел с фиксированной запятой

Методика проектирования блока умножения состоит из следующих основных этапов:

  • составление содержательной микропрограммы выполнения операции умножения в соответствии с вариантом задания на основании анализа алгоритма умножения;

  • расчет управляющей и операционной частей устройства;

  • построение функциональных схем;

  • составление временных диаграмм выполняемых микроопераций.

Этапы расчета, построения функциональных схем и составления временных диаграмм производятся аналогично этапам проектирования блока суммирования с фиксированной запятой на основании содержательной микропрограммы, построенной в соответствии с вариантом задания. Поэтому в данном разделе будет уделено внимание только способам (алгоритмам) умножения в прямых, обратных и дополнительных кодах.

6.3.1 Методика выполнения операции умножения над прямыми кодами исходных чисел с фиксированной запятой
Для чисел [Х]пр = xз, x-1,...,x-n, [У]пр = yз, y-1, ..., y-n ([Х]пр, [Y]пр<1) требуется получить [Z]пр = [Х]пр [У]пр = zз, z-1 , z-2, ... z-n.

В дальнейшем, чтобы упростить написание формул, отрицательные индексы опускаются.

Операция выполняется в два этапа. Отдельно определяется знак произведения Zз в соответствии с выражением:

zЗ = xЗ yЗ.

Затем определяется цифровая часть произведения мантисс сомножителей. Процесс умножения можно представить в следующем виде

Z = ХУ = Х(y1 + y2 + ...+ y(n-1) + y(n) ) =

= Х y1 + Х y2 + ... + Хy(n-1) + Xy(n). (6.1).

Это выражение после преобразования можно представить в виде:

Z = ((...(( 0 + Xy(n) ) + Xy(n-1) ) +... + Xy2) + Xy1) (6.2).

Полученные выражения (6.1, 6.2) являются аналитическими записями двух основных способов умножения: со старших разрядов множителя (6.1) и младших разрядов множителя (6.2).

Согласно выражению (6.2), при умножении с младших разрядов должна выполняться следующая последовательность операций:

  • анализируется младшая цифра множителя. Если yn=1, то множимое Х участвует в формировании цифровой части произведения; если yn = 0, то Х не участвует в формировании произведения;

  • полученное первое частичное произведение, равное 0+Xyn, сдвигается на один разряд вправо, то есть умножается на . Указанная последовательность действий справедлива при умножении на все последующие разряды. Так, при умножении на разряд y(n-1):

  • анализируется цифра множителя yn-1. Если yn-1 = 1, то множимое прибавляется к сдвинутому первому частичному произведению, т.е. A2 = (0 + Xy-n) + X1 . Если yn-1=0, то множимое не участвует в формировании произведения, т.е.

A2 = (0 + Xy-n ) + X0;

Полученное второе частичное произведение сдвигается на один разряд вправо. Указанную процедуру умножения можно описать следующей рекуррентной формулой:

A( i ) = A( i - 1) + y( n + 1- i ) Х (6.3)

Для выполнения умножения необходимо повторить n тактов ( i = 1,2,..,n) в соответствии с формулой (6.3) и в заключение осуществить последний n-й сдвиг An=XY = Z. Отметим, что при перемножении n-разрядных чисел получается 2n разрядное произведение (n-старших разрядов и n- младших). При этом получение только n старших разрядов произведения или всех 2n разрядов обеспечивается суммированием в n-разрядной сетке.

Умножение со старших разрядов множителя (6.1) при умножении только на один разряд должно выполняться в следующей последовательности:

  • множимое сдвигается на 1 разряд вправо, т.е. X;

  • анализируется старшая цифра множителя y1. Если y-1=1, то X участвует в формировании произведения, при y-1 = 0, X - не участвует в формировании произведения.

Выполнение такой последовательности соответствует умножению на старший разряд множителя и справедливо при умножении на все последующие разряды. Так, при умножении на второй разряд:

  • производится второй сдвиг множимого, т.е. ( X );

  • анализируется значение y2 и осуществляется или не осуществляется передача X на суммирование.

Процесс умножения повторяется до просмотра всех y(-i ) , i = 1..n.
^

6.3.2. Методика выполнения умножения над дополнительными кодами чисел



Операцию умножения над дополнительными кодами исходных чисел можно трактовать в общем виде следующим образом:

  • если Х>0 и Y>0, то поскольку [ Х>0 ]д =Х, [Y>0]д =Y специфика выполнения умножения здесь не проявляется;

  • если Х< 0, а Y>0, то [ Х<0 ]д = 2+Х и [ Х ]д [ Y ]д = 2Y + ХY - так называемое псевдопроизведение, и для того чтобы получить правильный результат [ ХY<0 ]д = 2+ХY, необходимо к псевдопроизведению прибавить 2 и вычесть 2Y;

  • если Х> 0, Y< 0, то [ Х ]д [ Y ]д = 2Х+2Y, и здесь необходима поправка, равная +2 и -2Х;

  • если Х< 0 и Y<0, то [Х]д [Y]д = (2+Х)(2+Y), а правильный результат ХY, и необходима поправка -4 - 2Х - 2Y.

  • Существует несколько способов введения поправок. Рассмотрим на примере умножения с младших разрядов множителя способ, обеспечивающий автоматическое введение поправок при любых знаках перемножаемых чисел.

  • Обозначим разряд дополнительного кода множителя, на который производится умножение через y(n+1-i). По отношению к данному разряду младший будет y(n+2-i). Алгоритм рассматриваемой методики заключается в следующем:

  • если y( n+1- i ) = y( n+2 - i ) ,то производится лишь сдвиг частичного произведения A( i - 1 ) ;

  • если y( n+1 - i ) = 0 , а y( n+2 - i ) = 1, то к A( i - 1 ) прибавляется [ Х ]д;

  • если y( n+1 - i ) = 1 , а y( n+2 - i ) = 0, то из A( i - 1 ) вычитается [ Хд ] или к A( i - 1) прибавляется [ - [ Х ]д ]д.

Для этого алгоритма справедлива следующая рекуррентная формула:

A( i ) = A( i - 1 ) + (у( n+2 - i ) - у( n+1 - i ) ) [ Х ]д

При этом операция состоит из n+1 такта для i=1,...,n+1 . Другими словами, умножение производится и на знаковый разряд множителя y0. После умножения на y0 получаем A( n+1 ) = [ Х ]д [ У ]д = [ Z ]д , сдвиг A( n+1 ) не производится.

Рассмотренная методика применима и к умножению со старших разрядов множителя. Алгоритм выполнения операции имеет следующий вид:

[Х]д [У]д = [Х]д10) + [Х]д 21) + ...+[Х]дnn-1)+[Х]д n+1 - уn)




^

6.3.3 Выполнение операции умножения над обратными кодами сомножителей


Рассмотрим методику умножения с младших разрядов с анализом знаков сомножителей:

  • если Х>0 и Y>0, то здесь используется обычная методика,

  • если Х<0 и Y>0, то в данном случае:

  • A( i ) = A( i - 1 ) + [ Х<0 ]0 у( n+1 - i )

Как частичные произведения, так и окончательное, будут представлены в обратном коде;

  • Если Х>0, а Y<0 ,то необходимо осуществить передачу [ -0, x1,...,xn ]0 = 1, ... в сумматор, если y( i ) = 0. При y( i ) = 1 передача множимого не производится. При этом y( i ) - цифры обратного кода отрицательного множителя;

  • Если Х<0 и У<0 ,то при yi = 0 осуществляется передача не исходного кода [Х<0]0 = 1,..., а положительного кода множимого 0,x1...xn, который получается с помощью логической операции отрицания; при y( i ) = 1 передача множимого не осуществляется. Произведение в этом случае получается положительным.

Данную методику можно распространить и на умножение со старших разрядов обратных кодов.

Преимущество умножения чисел в дополнительных и обратных кодах заключается в том, что знак и цифровая часть произведения получаются за один этап, состоящий из (n+1) такта умножения.

6.3.4 Умножение на два разряда одновременно
При умножении с младших разрядов прямых кодов этот метод предполагает рассмотрение всех комбинаций кодов множителя в двух разрядах:

00,01,10,11. Код 00 - нет передачи множимого, код 01 - одна передача множимого, код 10 - также одна передача множимого, но со сдвигом (X) . Код 11 - можно образовать из кодов 100 и -01, так как 100-01=11. Т.е. при умножении на код 11 можно осуществлять передачу множимого в соответствии с кодом -01 (т.е. вычитать множимое), но при умножении на следующую пару необходимо к коду пары разрядов множителя прибавить единицу. Схема арифметического устройства, реализующего данный метод, приведена в работе [8].

6.3.5. Деление чисел с фиксированной запятой перед старшим разрядом
Операция деления в двоичной системе счисления может быть записана в виде

Z=X/Y=zз×z-1×z-2... ×z-m; zз, ziÎ{0,1}.

При делении делимого Х на делитель Y, получается частное Z и остаток O, который может быть равен нулю или некоторому числу в зависимости от значений Х и Y и числа шагов деления. Различают деление со сдвигом остатка или со сдвигом делителя. При делении n-разрядных чисел по любому из этих способов на первом шаге выполняют пробное вычитание (сложение в обратных или дополнительных кодах с разными знаками делимого и делителя)

X-Y=O1 при X,Y ¹0.

В результате пробного вычитания получают остаток O0=oз×o-1×o-2... ×o-(n-1) со знаком o3 в старшем разряде. Если знак положителен o3=0, то первая цифра частного с весом 20 равна единице z0=1, т.е. |Z|³1 и частное не может быть представлено дробью (с фиксированной запятой перед старшим разрядом). Следовательно, |X|³|Y| . Выдается сигнал переполнения разрядной сетки (ПП=1) и деление прекращается. При oз=1, z0=0, деление продолжают до получения остатка, равного нулю в любом коде или до получения необходимого числа m цифр частного (обычно m=n).
При делении со сдвигом остатка дальнейшие шаги выполняются по формуле



При делении со сдвигом делителя



Очередная цифра частного по любому из способов деления определяется по правилу



Сдвиг отрицательного остатка выполняется по правилам сдвига в обратном коде: знак не сдвигается, освобождающиеся разряды соответствуют знаку в обратном коде.

В дополнительном коде при сдвиге влево младшие разряды обнуляются, при сдвиге вправо старший разряд числа соответствует знаковому.

Частное в конце деления получается в прямом коде, поэтому если на k-ом шаге Ok=0, деление прекращают и z-k,...,z-m=0.

Например X=0.1001, Y=1.1100 представлены в прямом коде, а вычитание осуществляется в дополнительном коде, тогда

0.1001

[X]д+[-Y]д +1.0100

1.1101

После пробного вычитания остаток 1.1101 отрицателен и, следовательно, в частном отсутствует целая часть z0=0.

Так как остаток отрицателен oз=1, то на следующем шаге к сдвинутому остатку прибавляют делитель ( или прибавляют по другому способу сдвинутый делитель, как показано на примере справа ).

1.1010 (O0×2+1) 1.1101

+0.1100 +0.0110 (Y×2-1)

0.0110 (O1) 0.0011 (O1)
Остаток получен положительный и z- -1=1 и не равный нулю. Деление продолжают
0.1100 (O1×2+1) 0.0011

+1.0100 +1.1101 ([-Y×2-2]д)

0.0000 (O2) 0.0000 (O2)
Так как знак остатка положителен, то z-2=1 , а весь остаток равен нулю, то приравнивая z-3=z-4=0, деление прекращают.

Знак частного определяется как zз=xз Å yз и в приведенном примере zз=0 Å 1=1. В результате деления получается частное Z=0.1001 / 1.1100=1.1100 отрицательное, дробное. Если X и Y, например, имели коэффициент фиксации равным нулю, то результат деления можно проверить, представив числа в десятичной системе счисления

X=; Y=; Z=.
^

6.4 Проектирование блока сопроцессора порядков для выполнения арифметических операций над числами с плавающей запятой



Этапы проектирования блока порядков соответсвуют этапам проектирования блока арифметического суммирования с фиксированной запятой. Основные отличия в суммировании возникают в разработке соответствующей микропрограммы. Поэтому рассмотрим специфику операции сложение-вычитание с плавающей запятой более подробно.

Число Х, представленное в форме с плавающей запятой, имеет вид :



где Р - порядок числа, М - мантисса, R- основание системы счисления. Если каждому числу Х однозначно соответствует пара Р, R , то , а число Х называется нормализованным.

Порядок и мантисса числа записываются в своих разрядах в виде чисел с фиксированной запятой; мантисса - в виде дробного числа с запятой перед старшим из основных разрядов, порядок - в виде целого числа с запятой после младшего разряда. Структура представления в ЭВМ числа с плавающей запятой показана на рис.6. Разрядная сетка машины с плавающей запятой имеет следующий вид:

1 m 1 L

Мантисса Порядок

Рисунок 6

В нормализованных числах мантисса содержит максимальное количество значащих цифр, поэтому нормализованные числа представляются с максимальной точностью.

Выполнение операции сложения-вычитания чисел с плавающей запятой состоит из следующих этапов:

  • выравнивание порядков;

  • суммирование мантисс;

  • определение порядка результата;

  • нормализация результата;

  • округление результата.

Выравнивание порядков осуществляется путем сдвига вправо мантиссы числа с меньшим порядком. Так как сдвиг вправо эквивалентен делению мантиссы на k, то при каждом сдвиге порядок должен увеличиваться на 1. В результате алгебраического сложения мантисс получаются мантиссы суммы (разности). Порядок результата принимается равным порядку большего числа. Полученная сумма (разность) нормализуется.

Для выполнения операции выравнивания порядка используется сумматор порядков, на котором из порядка первого числа вычитают порядок второго числа. По знаку разности определяют больший порядок, а абсолютная величина разности позволяет определить необходимое число сдвигов.

При сравнении порядков возможны пять случаев:

а) Px - Py m ,где m - число разрядов мантиссы, при этом в качестве результатов сразу берется первое слагаемое, поскольку при выравнивании порядков все разряды мантиссы второго слагаемого принимают нулевые значения;

б) Px - Py < m - второе слагаемое является результатом суммирования;

в) Px - Py = 0 - приступают к суммированию мантисс;

г) Px - Py = k1 (k1< m) - мантисса второго слагаемого сдвигается на k1 разрядов вправо, затем мантиссы суммируются;

д) Py - Px = k2 (k2 < m) - мантисса первого слагаемого сдвигается на k2 разрядов вправо, затем мантиссы суммируются.

Мантиссы, полученные после выравнивания порядков, складываются как двоичные числа с фиксированной запятой. Сумма мантисс определяет мантиссу суммы, при этом результат может оказаться ненормализованным. Если используются модифицированные коды, то переполнение (левое нарушение нормализации) определяется по комбинациям цифр 01 и 10 в знаковых разрядах суммы мантисс. Нормализация заключается при этом в сдвиге мантиссы результата вправо на 1 разряд. Правое нарушение нормализации определяется по комбинациям цифр 00,0 и 11,1 в старшем и знаковом разрядах мантиссы результата. При этом нормализация результата заключается в сдвиге мантиссы результата влево до тех пор, пока не появится “1” в старшем разряде сетки мантиссы.

При нормализации сдвиг вправо результата и отбрасывание его младшего разряда могут привести к большой положительной ошибке. Для уменьшения погрешности применяют округление, состоящее в использовании дополнительного разряда со стороны младших разрядов. Округление осуществляется добавлением единицы в этот разряд с последующим отбрасыванием его содержимого. Если в дополнительном разряде была 1, то возникает 1 переноса в младший основной разряд. Вследствие этого погрешность будет закономерной и не больше Ѕ веса младшего разряда.

В результате детального анализа алгоритмов сложения-вычитания чисел с плавающей запятой следует определить структуру блока ( см. п.6.2.5 ) и синтезировать принципиальные схемы устройства блока.

В общем случае блок сложения-вычитания чисел с плавающей запятой должен содержать:

  • сумматор мантисс;

  • сумматор порядков;

  • узел выравнивания порядков, состоящий из схемы сравнения порядков и присвоения порядка результату, схемы сдвига мантиссы вправо и счетчика сдвигов;

  • узел нормализации чисел, состоящий из схемы сдвига вправо мантиссы на 1 разряд; схемы определения числа разрядов сдвига мантиссы влево; схемы анализа нарушения нормализации;

  • схему округления.

  • При проектировании блока суммирования с плавающей запятой необходимо учесть все ограничения по быстродействию и затратам оборудования, обусловленные заданием на блок, и выбрать оптимальную его структуру.

    6.4.1 Умножение и деление чисел с плавающей запятой

    Числа X и Y можно нормализовать в двоичной системе счисления, представив их в виде мантисс Mx MY, умноженных на соответствующие порядки Px и Pv

    X=2 × MХ Y=2× MY

    где MX=xз×x-1×x-2... ×x-m, MY=yз×y-1×y-2×...×y-m, представлены дробью с запятой, расположенной перед разрядом с весом 2-1 и |Mх|<1, |Mу|<1. Эти числа можно разместить в формате, как показано на рис.6. Причем порядки Px и Py целые, могут лежать в диапазоне - (2+L-1) £ P £ +(2+L-1). Величины pmin= -(2+L-1) и pmax= -(2+L-1) представляют собой минимальный и максимальный порядки, которые могут быть размещены в разрядной сетке порядков. Если при микрооперациях с порядками порядок получается меньше, чем pmin, число считается “малым” (отрицательное переполнение разрядной сетки порядков) и его приравнивают к нулю. Если порядок после микрооперации получается больше pmax, число получается “большим” и не может разместиться в разрядной сетке (положительное переполнение) сопроцессора. Поэтому результат считается неверным, вычисления прекращают, выдавая сигнал переполнения.

    Очевидно, что операции умножения и деления с плавающей запятой сводятся к операциям с фиксированной запятой.

    Z=X×Y=2Px + Py (MX MY)

    Z=X/Y=2Px - Py (MX / MY)

    При умножении (делении) порядки складываются (вычитаются) по правилам сложения с фиксированной запятой после младшего разряда, а мантиссы умножаются (делятся) по правилам умножения (деления) чисел с фиксированной запятой перед старшим разрядом. При микрооперациях над порядками проверяются отрицательное и положительное переполнение. После микроопераций над мантиссами проверяется нормализация мантиссы результата. При умножении нормализованных мантисс результат может получится ненормализованным (левое нарушение нормализации). Например, в прямом коде MX=0.10...0, MY=0.10...0, MZ=0.010...0, где |MZ|<1/2. В этом случае необходимо результат MZ сдвинуть влево, от порядка результата PZ вычесть единицу, проверить на отрицательное переполнение порядка.

    При делении может происходить правое нарушение нормализации, когда после пробного вычитания z0=1. В этом случае мантиссу результата сдвигают вправо, к порядку прибавляют единицу, проверяют на положительное переполнение.

    5 Порядок защиты



  • Защита проекта производится перед комиссией, утверждаемой кафедрой;

  • студент допускается к защите при условии наличия подписанной руководителем и студентом пояснительной записки и расчетно-графической части проекта;

  • для защиты студенту отводится 10 - 15 минут на изложение содержания выполненной работы; в процессе защиты комиссия высказывает свои замечания; выявленные ошибки проекта должны быть отмечены красным карандашом;

  • по результатам защиты (доклад, ответы на вопросы, качество проекта) проставляется оценка в ведомости и на титульном листе пояснительной записки. В случае выявления принципиальных ошибок проект возвращается на доработку;

  • после защиты студент должен сдать листы и пояснительную записку руководителю проекта;

  • в случае неудовлетворительной оценки назначается повторная защита с устранением всех ошибок проекта или с выдачей нового задания;

  • при отстутствии достаточного материала по проекту на контрольные сроки студенту, как правило, выдается новый материал задания.


Cписок использованных источников


1. Баранов С.И.. Синтез микропрограммных автоматов. Л., Энергия.,1979.

2. Букреев И.Н., Мансуров Б.М., Горячев В.И. Микроэлектронные схемы цифровых устройств. М., Сов.радио,1975

3. Карцев М.А. Арифметика цифровых машин. М., Наука,1969.

4. Каган Б.М. Электронные вычислительные машины и системы. М., Энергия, 1979.

5. Майоров С.А., Новиков Г.И. Принципы организации цифровых машин. Л., Машиностроение, 1974.

6. Майоров С.А., Новиков Г.И. Проектирование цифровых вычислительных машин. М., Высшая школа, 1972.

7. Самофалов К.Г., Корнейчук В.И., Тарасенко В.П. Электронные цифровые вычислительные машины. Киев, Вища школа, 1976.

8. Соловьев Г.Н. Арифметические устройства ЭВМ. М., Энергия, 1978.

9. Справочник по интегральным микросхемам. Под ред. Б.В.Тараб-рина. М., Энергия,1977.

10. Мюллер С. Модернизация и ремонт персональных компьютеров. - Пер с англ. - М.: Восточная книжная компания, 1996 .

11. Семенко В. А. и др. Электронные вычислительные машины: Учеб. пособие для ПТУ / В. А. Семенко, В. М. Айдинян, А. Д. Липовой; Под ред. В. И. Дракина. - М.: Высш. шк., 1991.

12. Пухальский Г. И., Новосельцева Т. Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. - М.: Радио и связь, 1990.

13. Цифровые интегральные микросхемы: Справочник / П. П. Мальцев, Н. С. Долидзе, М. И. Критенко и др. - М.: Радио и связь, 1994.

14. Цифровые и аналоговые интегральные микросхемы: Справочник / С. В. Якубовский, Л. И. Ниссельсон, В. И. Кулешова и др.; Под ред С. В. Якубовского. - М.: Радио и связь, 1990.


Приложение А.

( Справочное ).

Предлагаемый перечень элементо логики серии ТТЛ К155 для курсоого проектирования.







В скобках после обозначения типа микросхемы ( К155ЛA8 (...,...),...), указаны времена задержки ее срабатывания в наносекундах (нс); первая величина при переходе напряжения на выходе микросхемы от напряжения логического нуля к напряжению логической единицы 01, вторая величина при переходе напряжения на выходе 10. Напряжения логической 1 не менее +2.4В Uп = 50.25В. Микросхемы К155ЛП3, К155ЛП1 используются для расширения функций К155ЛР1, Л155ЛБ1, К155ЛР3, К155ЛР4. Выходы этих расширителей подключаются к двум нижним входам микросхем. При этом расширитель начинает выполнять свою функцию в составе микросхемы.

Корпус прямоугольный пластмассовый 401.14-1 (выводы: +U -14, общий - 7) имеет следующий вид:





Скачать файл (66.9 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации