Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Лекции по проектированию цифровых устройств - файл 3_Типовые комбинационные устройства.doc


Лекции по проектированию цифровых устройств
скачать (813.3 kb.)

Доступные файлы (11):

1_Основы алгебры логики.doc188kb.08.07.2004 05:33скачать
2а_минимизация.doc519kb.08.07.2004 06:16скачать
2_Проектиров цифр устр.doc174kb.08.07.2004 05:41скачать
3a_применение мультиплексоров.doc287kb.01.12.2001 00:22скачать
3b_Cумматоры.doc176kb.08.07.2004 05:53скачать
3c_интегральные сумматоры.doc202kb.08.07.2004 05:59скачать
3_Типовые комбинационные устройства.doc242kb.08.07.2004 06:25скачать
4_Интегральные триггеры.doc388kb.08.07.2004 06:04скачать
5_задержки в цифровых цепях.doc100kb.01.09.2004 20:00скачать
6_Проектир последоват схем.doc276kb.14.01.2007 17:22скачать
ПЦУ_программа_2002.doc111kb.01.09.2004 20:07скачать

3_Типовые комбинационные устройства.doc

ТИПОВЫЕ КОМБИНАЦИОННЫЕ ЭЛЕМЕНТЫ



Отдельные типы комбинационных элементов используются значительно чаще других. Такие элементы часто выполняют в виде СИС. Они также являются микроузлами БИС и СБИС.

К числу наиболее распространенных типовых узлов относятся преобразователи кодов, шифраторы и дешифраторы, мультиплексоры и демультиплексоры, сумматоры.

Преобразователи кодов



В цифровой технике для упрощения вычислений, повышения помехоустойчивости широко используются помимо двоичного кода и некоторые другие. Если устройство обработки ориентировано на вычисления (микрокалькуляторы), то удобно применять системы кодирования десятичных чисел двоичными кодами, что может быть реализовано различными способами. Ниже, в таблице 1 и таблице 2 приведены наиболее распространенные коды, используемые при обработке и передаче информации, а также способы кодирования десятичных чисел.

Таблица 1

Дес. число

Форма представления

Двоичное счисление

Обратный код

Дополнительный код

Циклический код Грея

A10

a3

a2

a1

a0

b3

b2

b1

b0

c3

c2

c1

c0

d3

d2

d1

d0

0

0

0

0

0

1

1

1

1

0

0

0

0

0

0

0

0

1

0

0

0

1

1

1

1

0

1

1

1

1

0

0

0

1

2

0

0

1

0

1

1

0

1

1

1

1

0

0

0

1

1

3

0

0

1

1

1

1

0

0

1

1

0

1

0

0

1

0

4

0

1

0

0

1

0

1

1

1

1

0

0

0

1

1

0

5

0

1

0

1

1

0

1

0

1

0

1

1

0

1

1

1

6

0

1

1

0

1

0

0

1

1

0

1

0

0

1

0

1

7

0

1

1

1

1

0

0

0

1

0

0

1

0

1

0

0

8

1

0

0

0

0

1

1

1

1

0

0

0

1

1

0

0

9

1

0

0

1

0

1

1

0

0

1

1

1

1

1

0

1

10

1

0

1

0

0

1

0

1

0

1

1

0

1

1

1

1

11

1

0

1

1

0

1

0

0

0

1

0

1

1

1

1

0

12

1

1

0

0

0

0

1

1

0

1

0

0

1

0

1

0

13

1

1

0

1

0

0

1

0

0

0

1

1

1

0

1

1

14

1

1

1

0

0

0

0

1

0

0

1

0

1

0

0

1

15

1

1

1

1

0

0

0

0

0

0

0

1

1

0

0

0




- двоичные представления чисел в соответствующей системе счисления.

Таблица 2

Дес. число

Двоично-десятичный код 8-4-2-1

Код Айкена 2-4-2-1

Код с избытком «3»

Код «два из пяти»

Циклический код Джонсона

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

0

1

1

0

0

0

0

0

1

0

0

0

1

0

0

0

1

0

1

0

0

0

0

1

0

1

0

0

0

0

1

2

0

0

1

0

0

0

1

0

0

1

0

1

0

0

1

1

0

0

0

0

1

1

3

0

0

1

1

0

0

1

1

0

1

1

0

0

1

0

0

1

0

0

1

1

1

4

0

1

0

0

0

1

0

0

0

1

1

1

0

1

0

1

0

0

1

1

1

1

5

0

1

0

1

1

0

1

1

1

0

0

0

0

1

1

0

0

1

1

1

1

1

6

0

1

1

0

1

1

0

0

1

0

0

1

1

0

0

0

1

1

1

1

1

0

7

0

1

1

1

1

1

0

1

1

0

1

0

1

0

0

1

0

1

1

1

0

0

8

1

0

0

0

1

1

1

0

1

0

1

1

1

0

1

0

0

1

1

0

0

0

9

1

0

0

1

1

1

1

1

1

1

0

0

1

1

0

0

0

1

0

0

0

0

A10

a3

a2

a1

a0

b3

b2

b1

b0

c3

c2

c1

c0

d4

d3

d2

d1

d0

e4

e3

e2

e1

e0




Если двоичное число со знаком Z представить в виде , то наиболее просто осуществляется преобразование в обратный код: , т.е. число передается без изменения, если оно положительно и с инверсией, если отрицательно.

Гораздо сложнее преобразователь в дополнительный код.



Практически преобразование осуществляется переводом в обратный код и добавлением 1 к младшему разряду.

^

Шифраторы и дешифраторы



Шифраторы – это устройства сжатия информации. Они преобразуют M-разрядный код с KM избыточными состояниями (безразличными) в N-разрядный с KN безразличными состояниями, N < M, KN < KM.

Обратное преобразование – дешифрация. Обычно говорят «шифратор из M в N», если осуществляется преобразование M-разрядного кода в N-разрядный.

Шифраторы служат для сжатия информации при обмене между различными устройствами, при вводе с клавиатуры шестнадцатеричных, десятичных, восьмеричных цифр.

Десятичная клавиатура микрокалькулятора



Дешифраторы используются для обратного преобразования из кода меньшей разрядности в код большей разрядности. Часто используются дешифраторы в унитарный код. При этом могут быть реализованы выходные сигналы как минтермы входных или макстермы (последние чаще). Дешифратор называется неполным, если реализуется неполный набор минтермов (макстермов).

Для примера рассмотрим элементное проектирование унарного дешифратора 3→8. Его таблица функционирования имеет следующий вид:

Макстермы при этом равны:




Конечно, можно было реализовать дешифратор и на трехвходовых схемах ИЛИ.
В различных сериях ИС широко представлены дешифраторы 2→4 (155ИД4, 555ИД4), 3→8 (555ИД7), 4→16 (155ИД3), 4→10 (155ИД1).

Помимо них широко распространены дешифраторы двоично-десятичного в семисегментный код (514ИД2, ИД1, К176ИД2). Иногда подобные дешифраторы встраиваются в счетчики (К176ИЕ4). Назначение таких дешифраторов – обслуживание сегментных индикаторов. На рисунке приведено стандартное расположение сегментов в таких индикаторах и генерирование цифр с их помощью.












Пользуясь этим рисунком и таблицей двоично-десятичных кодов, можно составить таблицу истинности для дешифратора.



Десят. число

Двоично-десятичный код

Семисегментный код

0

0

0

0

0

1

1

1

1

1

1

0

1

0

0

0

1

0

1

1

0

0

0

0

2

0

0

1

0

1

1

0

1

1

0

1

3

0

0

1

1

1

1

1

1

0

0

1

4

0

1

0

0

0

1

1

0

0

1

1

5

0

1

0

1

1

0

1

1

0

1

0

6

0

1

1

0

1

0

1

1

1

1

1

7

0

1

1

1

1

1

1

0

0

0

0

8

1

0

0

0

1

1

1

1

1

1

1

9

1

0

0

1

1

1

1

1

0

1

1

A10

a3

a2

a1

a0

A

B

C

D

E

F

G







A

B

C

D

∙00

∙01

∙11

∙10

∙00

∙01

∙11

∙10

∙00

∙01

∙11

∙10

∙00

∙01

∙11

∙10

00∙

1

0

1

1

1

1

1

1

























01∙

0

1

1

1

1

0

1

0

























11∙

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

10∙

1

1

X

X

1

1

X

X







X

X







X

X


Аналогично минимизируя функцию каждого выхода можно затем построить схему дешифратора методом элементного синтеза.

^

Мультиплексоры и демультиплексоры (применение в разделе 3а)



Это устройства, обеспечивающие передачу информации, поступающей на несколько входов по одной линии и распределяющие информацию с одного входа по нескольким выходам соответственно.

Мультиплексоры имеют M информационных входов и адресных входов, определяющих линию, с которой будет приниматься информация. На рисунке изображено условное графическое обозначение 8-входового мультиплексора. Он имеет 8 входных линий x0-x7, вход разрешения информации Ē и два дополняющих выхода. Таблица истинности выглядит следующим образом:




№ п/п

Адрес

Выход

A2

A1

A0

Y

Ŷ

1

0

0

0

X0



2

0

0

1

X1



3

0

1

0

X2



4

0

1

1

X3



5

1

0

0

X4



6

1

0

1

X5



7

1

1

0

X6



8

1

1

1

X7





Для при любых комбинациях сигналов на входных и адресных линиях.

Структура мультиплексора содержит дешифратор адресных сигналов и схему И-ИЛИ (НЕ).
Справа на схеме показано объединение четырехразрядных мультиплексоров в шестнадцатиразрядный. Мультиплексоры могут быть построены и в других базисах (И-НЕ, ИЛИ-НЕ).

Демультиплексоры – это, по сути дела, стробируемые дешифраторы. Примеры: 555ИД7, 155 и 555ИД4, 155ИД3.

^

Сумматоры (дополнительно 3b, 3с)



Сумматор – основной блок цифровых систем. На его базе реализуется и вычитание, и умножение, и деление.

Суммирование многоразрядных чисел осуществляется поразрядным их сложением с учетом переноса из младшего разряда. Таким образом многоразрядный сумматор может быть построен на основе комбинационного одноразрядного сумматора.

Входные величины: Ai, Bi, Ci (два слагаемых и перенос).

Выходные величины: Si и Ci+1 (сумма и перенос в следующем разряде).


Ai

Bi

Ci

Si

Ci+1







AB




Si




0

0

0

0

0




C

00

01

11

10

0

0

1

1

0




0

0

1

0

1

0

1

0

1

0




1

1

0

1

0

0

1

1

0

1



















1

0

0

1

0







AB




Ci+1




1

0

1

0

1




C

00

01

11

10

1

1

0

0

1




0

0

0

1

0

1

1

1

1

1




1

0

1

1

1




Комбинационную схему, реализующую Si, часто называют полусумматором.

Многоразрядный сумматор строится на одноразрядных (см. рис).

Видно, что при таком переносе, называемом последовательным, время распространения переноса tc = t1(n+1), где t1 – время задержки одной схемы.

При большом числе разрядов используют схему ускорения переноса.

Чаще всего используется способ одновременного формирования переноса для нескольких разрядов.



т.е. выражение сильно усложняется с ростом числа разрядов, и способ используется при числе разрядов 4.

Компараторы



Компараторы предназначены для сравнения двух цифровых кодов. Обычно компаратор помимо двух групп входов А и В, на которые подаются значения разрядов сравниваемых операндов имеет группу входов наращивания. На входы наращивания подаются результаты сравнения предыдущей схемы в многоразрядной цепочке. Выходные сигналы представлены выходом равенства (С_), выходом больше С> и меньше С<. Примерами 4-х разрядных компараторов являются ИС К555СП1 и К531СП1. Исходные операнды и логические выражения для всех трех функций представлены ниже.





Скачать файл (813.3 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации