Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Лекции по проектированию цифровых устройств - файл 5_задержки в цифровых цепях.doc


Лекции по проектированию цифровых устройств
скачать (813.3 kb.)

Доступные файлы (11):

1_Основы алгебры логики.doc188kb.08.07.2004 05:33скачать
2а_минимизация.doc519kb.08.07.2004 06:16скачать
2_Проектиров цифр устр.doc174kb.08.07.2004 05:41скачать
3a_применение мультиплексоров.doc287kb.01.12.2001 00:22скачать
3b_Cумматоры.doc176kb.08.07.2004 05:53скачать
3c_интегральные сумматоры.doc202kb.08.07.2004 05:59скачать
3_Типовые комбинационные устройства.doc242kb.08.07.2004 06:25скачать
4_Интегральные триггеры.doc388kb.08.07.2004 06:04скачать
5_задержки в цифровых цепях.doc100kb.01.09.2004 20:00скачать
6_Проектир последоват схем.doc276kb.14.01.2007 17:22скачать
ПЦУ_программа_2002.doc111kb.01.09.2004 20:07скачать

5_задержки в цифровых цепях.doc



- -





Задержки в цифровых цепях и их влияние на работу КЦ



Задержка в элементе зависит от большого числа факторов (технологических, напряжения питания, нагрузки, линий связи) и описывается статистическими закономерностями.

Обычно задается максимальное время задержки. Отсюда следует, что нельзя сравнивать задержки в двух цепях, т.к. в принципе они могут быть сколь угодно малыми. Если же известны и минимальные задержки, то сравнение возможно при определенных условиях.

Пусть длинная цепь имеет число элементов Nд, а короткая – Nк. Тогда: , а .

В длинной цепи сигнал будет распространяться дольше, т.е. , если , или .

Задержки не только ограничивают быстродействие цепей, но и создают ложные сигналы в цепи, которые могут быть опасны при нагружении КЦ на элементы памяти. В этом случае ошибки не исчезают со временем.

Такие ложные сигналы называют рисками. Различают статические и динамические риски.

Статические риски возникают в случае, если при смене входных сигналов состояние выхода не должно измениться.

Например: цепь реализует операцию И-НЕ (штрих Шеффера) и предусмотрено одновременное изменение сигналов x1 и x2 с набора 10 на 01. Сигнал на выходе должен остаться постоянным – 1.



Диаг. 1 Диаг. 2

На диаграммах 1 и 2 представлены два возможных случая соотношения между моментами переключения сигналов. На диаграмме 2 показан механизм возникновения ложного сигнала. «0» – сигнал не предусмотрен логикой работы схемы и возможен статический риск сбоя.

Динамический риск сбоя возникает в том случае, если в схеме предусмотрено изменение состояния выходного сигнала. При этом в силу неодновременности переключения сигналов возможно многократное переключение выходного сигнала из «0» в «1» и обратно. Первый и последний переходы совпадают с алгоритмическим.

В качестве примера рассмотрим мажоритарную схему на три входа (или сумматор).

X

Y

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1


Кардинальный способ борьбы с рисками – применение синхронных устройств (запись информации после окончания переходных процессов).

^ УСТРАНЕНИЕ РИСКОВ СБОЯ В КОМБИНАЦИОННЫХ СХЕМАХ
Все методы, разработанные для устранения рисков сбоя в комбинационных схемах, можно объединить в три группы: структурные, функциональные и конструктивно-технологические.

Структурные методы направлены на получение необходимых свойств реализации устройства при неизменном алгоритме его работы.

Функциональные методы связаны с изменением алгоритма работы, в частности с изменением кодирования состояний входов.

Конструктивно-технологические методы ориентированы на получение требуемых ограничений на уровне используемых математических моделей.

Наиболее простыми для соответствующей математической модели являются структурные и функциональные методы, а наиболее сложными конструктивно-технологические, так как они часто связаны с разработкой принципиально новых видов производства интегральных цифровых схем.

Структурные методы. При соседней смене входных наборов в комбинационных схемах могут быть устранены статические риски сбоя. В общем случае одной из основных задач синтеза комбинационных схем, свободных от статических рисков сбоя и представленных в дизъюнктивных нормальных формах (ДНФ), будет отыскание таких минимальных покрытий единичных клеток ФАЛ в карте Карно импликантами (контурами на картах Карно), в которых любые соседние единичные клетки покрыты по меньшей мере одной импликантой (контуром).

Аналогично для функции, представленной в конъюнктивной нормальной форме (КНФ), необходимо найти такое минимальное покрытие нулевых клеток карты Карно, в которым любые две соседние нулевые клетки покрыты по крайней мере одним контуром.

На рис. 1 показаны карты Карно для функций, свободных от статических рисков сбоя ^ S1, при переходах между любыми соседними единичными клетками.

Рис. 1.



Функция в случае а) не требует дополнительных импликант, так как все смежные контуры покрыты другими контурами. А в случаях б) и в) введены контуры, показанные штриховой линией.

Отметим, что в рассмотренных случаях можно получить и скобочные формы функций, и формы с групповой инверсией, которым также будут соответствовать схемы, свободные от S1. Если же допускаются несоседние изменения входных наборов, то в общем случае невозможно синтезировать комбинационные схемы, свободные от рисков сбоя (см. раздел “Функциональный риск сбоя” в [1]).

Иногда в схемы вводят задержки таким образом, чтобы гарантировать, что цепь не будет проходить через какой-либо промежуточный набор, требующий изменения значения функции. Однако это не устранит сбои при обратном переходе. Часто используют введение в схему максимальных инерционных задержек, еще не изменяющих алгоритм работы схемы. К сожалению, такой способ не позволяет изменять частоту работы схемы, если это необходимо (например, переход в турбо-режим). Часто рисков сбоя можно избежать, если использовать “ранний сигнал” для включения (выключения) элемента, установленного в цепь распространения “позднего сигнала”. Несложно предложить и другие формы использования сведений о минимально возможной задержке или о наибольшей возможной кратности максимального и минимального значений задержки. Полезны противогоночные схемы, построенные так, что в них, если и возникают, то только неопасные гонки, то есть такие, при которых отсутствует риск появления на выходе сигналов, не предусмотренных логическим выражением (законом функционирования). Примером неопасной гонки может служить гонка фронта по нескольким трактам с последующим объединением на выходе элемента: какой бы фронт не выиграл гонку, результат все равно будет верный, изменится лишь задержка его получения.

Причиной риска сбоя может быть неправильно спроектированная схема. Примером такой схемы является генератор двухфазной системы синхронизации (рис. 2, а). Здесь комбинационная схема представлена двумя вентилями И, на выходах которых реализуются уравнения: Задержка переключения триггера в данном случае приводит к появлению статических рисков сбоя S0 на выходе при переходе с набора на набор и на выходе при переходе с набора на набор.Устранить эти сбои можно двумя схемотехническими (структурными) методами.

Рис. 2.



На рис. 2, б комбинационная схема выполнена на вентилях ИЛИ. Из соответствующих временных диаграмм видно, что в данной схеме риски сбоя не появляются. Выходные сигналы и при необходимости можно изменить их инвертированием. На рис. 2, в оставлены вентили И, а D-триггер заменен на JK-триггер, срабатывающий по переходу 10 на его тактовом входе. Из соответствующих временных диаграмм видно, что и в данной схеме будут отсутствовать риски сбоя.

Наиболее универсальными и поэтому широко используемыми методами борьбы с рисками сбоя являются тактирование и стробирование. Суть тактирования заключается в следующем. По всему цифровому устройству разводится единая система тактирующих (синхронизирующих) сигналов, обеспечивающих запись информационных данных в регистры через время, которое превышает самый длинный процесс неопределенности, то есть самую большую задержку во всех трактах схемы. Если же необходимо лишь очистить сигнал от рисков сбоя, а не запомнить его, то используется метод стробирования, реализуемый соответствующим построением комбинационной схемы.

Достоинством тактирования и стробирования является то, что разработчику не требуется вникать в специфику протекания переходных процессов, в характер возникающих гоночных ситуаций, не нужно знать минимального значения задержки и т. д. Все, что должен знать разработчик, - это максимально возможную задержку самого длинного тракта логической схемы, а это легко вычисляется по паспортным данным используемых элементов.

Рис. 3.



На рис 3, а приведена схема преобразователя однофазного сигнала в четырехфазный сигнал. Комбинационной схемой здесь является дешифратор с активным нулем на его выходах. Входными переменными для дешифратора являются выходы триггеров двухразрядного счетчика с последовательным переносом.

Как видно из временных диаграмм (рис. 3, б), на выходах y0 и y2 дешифратора имеет место статический риск сбоя S1. Использование синхронного двухразрядного счетчика не устранит риск сбоя, а в лучшем случае уменьшит длительность паразитных сигналов.

Рис. 4.



На рис. 4 показано использование метода стробирования, причем здесь в качестве стробирующего сигнала применяется тактовый сигнал, а на рис. 5 - метода тактирования для устранения рисков сбоя. Полезно помнить, что стробирование осуществляется комбинационной схемой и деформирует длительность информационного сигнала, а тактирование осуществляется последовательностной схемой и сдвигает во времени информационный сигнал.

Рис. 5.



Рис. 6.



Пример функционального метода устранения рисков сбоя приведен на рис. 6. Здесь используется принцип изменения кодирования последовательных состояний входов комбинационной схемы. В схеме рис. 6, а счетчик изменяет свои состояния не в естественной двоичной последовательности 0 - 1- 2 - 3, а в последовательности 0 - 1 - 3 - 2, когда в каждом такте свое состояние изменяет только один разряд счетчика (здесь используется двухразрядный счетчик Джонсона - сдвиговый регистр с одной перекрестной связью). Из рис. 6, б видно, что в данном случае риски сбоя на выходах дешифратора отсутствуют.

Растет интерес к еще одному методу борьбы с гонками - построению самосинхронизирующихся схем [3]. Рабочие узлы в этом случае строятся непротивогоночными, но они дополняются специальными схемами, которые обнаруживают факт окончания переходных процессов и вырабатывают разрешающий сигнал для следующих схем, играющий в каком-то смысле роль “асинхронного синхросигнала”. Это направление рассматривается как весьма перспективное для построения БИС и особенно сверхБИС, где применение обычной синхронизации встречает ряд трудностей. Однако в схемах и микросхемах малой степени интеграции и традиционной технологии это направление пока не находит применения как ввиду сложности построения такого рода схем, так и удвоения аппаратурных затрат.

К конструктивно-технологическому методу можно отнести метод борьбы с влиянием входных гонок на уровне одного логического элемента, основанный исключительно на совершенствовании технологии изготовления логических элементов и их конструктивного исполнения, которые в совокупности должны обеспечить минимальные разбросы задержки распространения сигналов в элементе по логически одинаковым цепям. В частности, использование интегральной технологии производства ИС, позволяющей получать весьма малые относительные вариации различных параметров, дает возможность считать, что гонки по входу практически не влияют на устойчивость цифровых устройств, проектируемых на любой серии логических ИС.
Полезно придерживаться также следующих рекомендаций:

- соблюдайте требования технических условий (ТУ) на ИС;

- тщательно проектируйте аппаратуру, уделяя особое внимание рациональной разводке печатных плат;

- обеспечивайте режимы эксплуатации, не изменяющие задержки распространения сигналов (стабилизация источников питания, термостатирование, буферизация нагрузок и др.).

ЛИТЕРАТУРА

1. Воробьев Н. В. Риски сбоя в комбинационных схемах//Chip News.

- 1997. -№11. - с. - .

2. Воробьев Н. В. Методы анализа комбинационных схем на риски сбоя//Chip News/. - 1997. № 12. - с. - .

3. Фридман А., Менон П. Теория и проектирование переключательных схем. -М.: Мир, 1978. -582 с.

4. Левин В. И. Динамика логических устройств и систем. -М.: Энергия, 1980. -224 с.

5. Лазер И. М., Шубарев В. А. Устойчивость цифровых микроэлектронных устройств. -М.: Радио и связь, 1983. -216 с.


Скачать файл (813.3 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации