Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Ответы к экзамену по микропроцессорным системам - файл 1.doc


Ответы к экзамену по микропроцессорным системам
скачать (4076 kb.)

Доступные файлы (1):

1.doc4076kb.16.11.2011 18:01скачать

содержание

1.doc

  1   2   3

  1. Определение микропроцессора. Общие сведения о микропроцессорных системах. Классификация микропроцессоров.


Микропроцессор-это микроэлектронное программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управляющее процессом.(реализуются в виде одной или нескольких БИС,современные на СБИС)

1971г-4й разрядный МП (4004) 1972г—8й разрядный процессор(8008)

1)По технологии изготовления(PMOS—4004,8008;NMOS---8080,8085;HMOS—8086,80186,Pentium;

CMOS(КМОП)---сигнальные и медийные МП,Athlon,Pentium MMX и др.)

2)По типу архитектуры(однокристальные МП,однокристальные МК,разрядно-модульные МП,CISC и RISC CPU,транспьютеры)

3)По разрядности данных. (2,4,8,16,32,64)

4)По назначению универсальные и специальные МП.

5)По виду обработки информации цифровые и аналоговые.

6)По характеру временной организации работы микропроцессоры делят на синхронные и асинхронные.

По внутренней структуре существует два основных принципа построения микропроцессоров: Гарвардская архитектура, Архитектура Пристонская

  1. ^ RISC и CISC-архитектуры процессоров. Преимущества и недостатки. Примеры современных процессоров с RISC и CISC-архитектурой.

CISC-процессоры выполня­ют большой набор команд(200-300) с развитыми возможностями адресации (непосред­ственная, индексная и т.д.),что усложняет процесс программирования.Команды CISC процессоров неоднородны по своей структуре и длине,их сложно декодировать,что увеличивает расход аппаратных ресурсов.Регистры могут иметь разное функциональное назначение. В RISC-процессо­рах набор выполняемых команд(команды одной длины(регистры однородны по функциональному значению) и время фиксировано 1 цикл в cisc различной) сокращен до минимума(в основе универсальность).Простоту реализации блока дешифратора. При этом разработчик должен комбинировать команды, чтобы реализовать более сложные операции.RISC более быстродейственна ,чем CISC.

CISC архитектура,но ядро RISC подобная система команд(все современные CPU пень 4,Celeron,athlon,duron). ‘чистый CISC’—intel 80286 80386.’чистый RISC’—Intel семейства Itanium.



  1. Укрупненная структурная схема элементарной микропроцессорной системы. Назначение основных функциональных узлов.




Для МП характерна 3-х шинная структура: ША, ШД, ШУ.

ПЗУ-память для чтения и хранения констант, программ. ОЗУ-память с произвольным доступом, позволяет оперативно изменять информацию во время работы. Периферийные устройства подсоединяются к шинам интерфейса (шинам МП) не непосредственно, а через программируемый периферийный адаптер (ППА) и программируемый связной адаптер (ПСА), обслуживающие периферийные устройства соответственно с передачей информации параллельным и последовательным кодом. Каждый регистр устройства ввода/вывода (УВВ), связывающий МП с одним внешним устройством называется портом. Взаимодействие элементов микропроцессорной системы между собой и с внешними устройствами осуществляется с помощью специальных аппаратных средств. Они являются программно-управляемыми и подчиняются командам центрального процессора. Совокупность этих аппаратных средств и управляющих программ называется интерфейсом.

МА-по которой передается информация о номере ячейки памяти, порта интерфейса или периферийного устройства, с которым МП обменивается данными.

МУ-по которой передается сигналы определяющие характер и последовательность действий различных узлов микропроцессорной системы, направление и вид информации.

МД-по которой осуществляется обмен информацией внутри микропроцессорной системы и вне ее, определяет формат данных.



  1. ^ Функции процессора. Системная магистраль, назначение шин. Схема подключения процессора, основные выводы микросхемы процессора.


основные функции любого процессора следующие:
1)выборка (чтение) выполняемых команд;

2)ввод (чтение) данных из памяти или УВВ;

3)вывод (запись) данных в память или УВВ;

4)обработка данных (операндов), в том числе арифметические операции над ними;

5)адресация памяти, т. е. задание адреса памяти, с которым будет производиться обмен;

6)обработка прерываний и режима прямого доступа к памяти (ПДП).


Важнейшая характеристика процессора-разрядность.Разрядность ШД-скорость работы системы.Разрядность ША-допустимая сложность системы.Кол-во линий управления определяет разнообразие режимов обмена и эффективность обмена процессора с другими устройствами системы.


Магистраль (системная шина) включает в себя три многоразрядные шины:шину данных, шину адреса,шину управления.

Шина данных служит для пересылки данных между ЦП и памятью или ЦП и устройствами ввода/вывода.Шина адреса .Выбор устройства или ячейки памяти, куда пересылаются или откуда считываются данные по шине данных, производит процессор.Каждое устройство или ячейка оперативной памяти имеет свой адрес. Адрес передается по адресной шине, причем сигналы по ней передаются в одном направлении - от процессора к оперативной памяти и устройствам (однонаправленная шина).По шине управления передаются управляющие сигналы, определяющие характер обмена информацией по магистрали и предназначенные памяти и устройствам ввода/вывода.



Микросхема процессора обязательно имеет выводы трех шин: шины адреса, шины данных и шины управления.CLK-подключение внешнего тактового сигнала и тактового резонатора (быстродействие CPU). RESET-сигнал начального сброса. Для подключения CPU к магистрали используют буферные микросхемы, обеспечивающие, если необходимо, демультиплексирвоание сигналов и электрическое буферирование сигналов магистрали. Буферные микросхемы согласуют протоколы шин процессора и магистрали если они не совпадают.



  1. Внутренняя структура микропроцессора. Схема управления выборкой команд, АЛУ, регистры процессора, схема управления прерываниями, схема управления прямым доступом к памяти, логика управления.




^ Схема управления выборкой команд выполняет чтение команд из памяти и их дешифрацию.

Арифметико-логическое устройство (или АЛУALU) предназначено для обработки информации в соответствии с полученной процессором командой. Быстродействие АЛУ во многом определяет производительность процессора. Причем важна не только частота тактового сигнала, которым тактируется АЛУ, но и количество тактов, необходимое для выполнения той или иной команды.

Для повышения производительности разработчики стремятся довести время выполнения команды до одного такта, а также обеспечить работу АЛУ на возможно более высокой частоте. Другой путь повышения производительности процессора — использование нескольких параллельно работающих АЛУ.

Регистры процессора представляют собой по сути ячейки очень быстрой памяти и служат для временного хранения различных кодов: данных, адресов, служебных кодов. Операции с этими кодами выполняются предельно быстро, поэтому, в общем случае, чем больше внутренних регистров, тем лучше. Кроме того, на быстродействие процессора сильно влияет разрядность регистров. Именно разрядность регистров и АЛУ называется внутренней разрядностью процессора, которая может не совпадать с внешней разрядностью.

По отношению к назначению внутренних регистров существует два основных подхода. Первого придерживается, например, компания Intel, которая каждому регистру отводит строго определенную функцию. С одной стороны, это упрощает организацию процессора и уменьшает время выполнения команды, но с другой — снижает гибкость, а иногда и замедляет работу программы. Второй подход состоит в том, чтобы все (или почти все)регистры сделать равноправными, как , например, в 16-разрядных процессорах Т-11 фирмы DEC. При этом достигается высокая гибкость, но необходимо усложнение структуры процессора.PSW-содержит информацию о выполнении пред-й команды.

Среди общих регистров имеются регистры специального назначения: указатель стека SP (Stack Pointer), счетчик команд PC (Program Counter)


^ Схема управления прерываниями обрабатывает поступающий на процессор запрос прерывания, определяет адрес начала программы обработки прерывания (адрес вектора прерывания), обеспечивает переход к этой программе после выполнения текущей команды и сохранения в памяти (в стеке) текущего состояния регистров процессора. По окончании программы обработки прерывания процессор возвращается к прерванной программе с восстановленными из памяти (изстека) значениями внутренних регистров.

^ Схема управления прямым доступом к памяти служит для временного отключения процессора от внешних шин и приостановки работы процессора на время предоставления прямого доступа запросившему его устройству.

^ Логика управления организует взаимодействие всех узлов процессора, перенаправляет данные, синхронизирует работу процессора с внешними сигналами, а также реализует процедуры ввода и вывода информации.

  1. ^ Характеристики систем памяти микропроцессорных систем, методы доступа к памяти.

При рассмотрении запоминающих устройств учитывают следующие характеристики:

  • м
    ^ Физический тип ЗУ определяется технологией изготовления. Применяются три наиболее распространенных технологии: полупроводниковая память, память с магнитным носителем информации, память с оптическим носителем


    есто расположения;

  • емкость;

  • единица пересылки;

  • метод доступа;

  • быстродействие;

  • физический тип;

  • стоимость.


Различают четыре основных метода доступа:

  • последовательный доступ, при котором ЗУ ориентировано на хранение информации в виде последовательности блоков данных, называемых записями. Время доступа зависит от положения требуемой записи в последовательности записей на носителе информации и позиции элемента внутри данной записи. Примером может служить ЗУ на магнитной ленте.

  • прямой доступ, при котором каждая запись имеет адрес, отражающий ее физическое размещение на носителе информации. Обращение осуществляется как адресный доступ к началу записи, с последующим доступом к определенной единице информации внутри записи. Время доступа является величиной переменной. Такой режим характерен для магнитных дисков.

  • произвольный доступ, каждая ячейка памяти имеет физический адрес. Обращение к любой ячейке занимает одно и то же время и может производиться в произвольной очередности. Примером могут служить ЗУ основной памяти.

  • ассоциативный доступ позволяет выполнить поиск необходимых ячеек при совпадении отдельных битов в представлении адреса. По этому принципу построены блоки кэш-памяти.



Быстродействие ЗУ определяется параметрами:

  • время доступа соответствует времени от момента поступления адреса до момента, когда данные заносятся в память или становятся доступными.

  • длительность цикла памяти или период обращения.

  • скорость передачи

  1. Многоуровневая иерархическая архитектура памяти: описание каждого уровня. Основная память.




Рисунок 1 - Иерархическая архитектура памяти

По мере движения вниз по иерархической структуре:

  • возрастает емкость

  • возрастает время доступа

  • уменьшается стоимость хранения бита

- уменьшается частота обращения со стороны центрального процессора

Самый быстрый, но и минимальный по емкости тип памяти – это внутренние регистры центрального процессора. Основная память, значительно большей емкости, располагается несколькими уровнями ниже. Между регистрами ЦП и основной памятью размещают кэш-память, которая по емкости значительно меньше основной, но существенно превосходит последнюю по быстродействию. Между основной памятью и дисками есть еще один уровень – это дисковая кэш-память, которая реализуется в виде самостоятельного ЗУ, включаемого в состав магнитного диска. Дисковая кэш-память улучшает производительность при обмене между дисками и основной памятью.

Основная память представляет собой единственный вид памяти, к которой ЦП может обращаться непосредственно. Информация, хранящаяся на внешних ЗУ, становится доступной процессору только после того, как будет переписана в основную память. Основная память может включать в себя два типа устройств: оперативные запоминающие устройства (ОЗУ-энергозависимость) и постоянные запоминающие устройства (ПЗУ-энергонезависимость).



  1. ^ Увеличение разрядности микросхем памяти. Структура памяти на основе блочной схемы.

Для реализации основной памяти большого объема (что актуально в современных вычислительных машинах) возникает необходимость объединения нескольких интегральных микросхем запоминающих устройств.



Рисунок 2 – Увеличение разрядности памяти

Увеличение разрядности ЗУ реализуется за счет объединения адресных входов объединяемых интегральных микросхем запоминающих устройств. Информационные входы и выходы микросхем являются входами и выходами модуля ЗУ увеличенной разрядности (рисунок 2). В общем случае основная память микропроцессорной системы всегда имеет блочную структуру, т.е. содержит несколько банков.

Рисунок 3 – Структура памяти на основе блочной схемы

Рассмотрим блочную структуру памяти на примере памяти емкостью 512 слов, построенной из четырех банков по 128 слов в каждом. Типовая структура памяти на основе блочной схемы показана на рисунке 3. Адресное пространство памяти разбито на группы последовательных адресов, и каждая такая группа обеспечивается отдельным банком памяти. Для обращения к основной памяти используется 9-разрядный адрес, семь младших разрядов которого (А6-А0) поступают параллельно на все банки памяти и выбирают в каждом из них одну ячейку. Два старших разряда адреса (А8, А7) содержат номер банка. Выбор банка обеспечивается либо с помощью дешифратора номера банка памяти, либо путем мультиплексирования информации (на рисунке 3 показаны оба варианта). В функциональном отношении такая основная память может рассматриваться как единое ЗУ, емкость которого равна суммарной емкости составляющих, а быстродействие - быстродействию отдельного банка.



  1. ^ Расслоение памяти. Блочная память с чередованием адресов по циклической схеме. Блочно-циклическая схема расслоения памяти.


Блочное построение памяти позволяет не только наращивать емкость, но и сократить время доступа к информации. Это возможно благодаря параллелизму, присущему блочной организации.

Рассмотрим пример блочной памяти с чередованием адресов по циклической схеме (рисунок 4), в котором для выбора банка используются два младших разряда адреса (А1, А0), а для выбора ячейки в банке – 7 старших разрядов (А8 – А2).



Рисунок 4 - Блочная память с чередованием адресов по циклической схеме

В каждом такте на шине адреса может присутствовать адрес только одной ячейки, поэтому параллельное обращение к нескольким банкам невозможно, но оно может быть организовано со сдвигом на один такт. Адрес ячейки запоминается в индивидуальном регистре адреса, и дальнейшие операции по доступу к ячейке в каждом банке протекают независимо. При большом количестве банков средее время доступа к памяти сокращается почти в В раз (В – количество банков), но при условии, что ячейки относятся к разным банкам. Если же запросы к одному тому же банку следуют друг за другом, каждый следующий запрос должен ожидать завершения обслуживания предыдущего. Такая ситуация называется конфликтом по доступу. При частых конфликтах данный метод становится неэффективным.



Рисунок 5 - Блочно-циклическая схема расслоения памяти

В блочно-циклической схеме расслоения памяти каждый банк состоит из нескольких модулей, адресуемых по круговой схеме. Адреса между банками распределены по блочной схеме. Таким образом, адрес ячейки разбивается на три части. Старшие биты определяют номер банка, следующая группа разрядов адреса указывает на ячейку в модуле, а младшие биты адреса выбирают модуль в банке.

  1. ^ Режимы доступа к памяти: последовательный, конвейерный, регистровый; страничный; пакетный, удвоенной скорости.


Последовательный режим

При использовании последовательного режима адрес и управляющие сигналы подаются на микросхему до поступления синхроимпульса. В момент поступления синхроимпульса вся входная информация запоминается во внутренних регистрах – по его переднему фронту, и начинается цикл чтения. Через некоторое время, но в пределах того же цикла, данные появляются на внешней шине, причем этот момент определяется только временем поступления синхронизирующего импульса и скоростью внутренних цепей микросхемы.

^ Конвейерный режим

Конвейерный режим – это такой метод доступа к данным, при котором можно продолжать операцию чтения по предыдущему адресу в процессе запроса по следующему. В отличие от последовательного режима, где цикл чтения начинается только по окончании предыдущего, в конвейерном режиме процесс разбивается на два этапа. . Пока данные из предыдущего цикла чтения передаются на внешнюю шину, происходит запрос на следующую операцию чтения. Таким образом два цикла чтения перекрываются во времени.

^ Регистровый режим

Регистровый режим используется относительно редко и отличается наличием регистра на выходе микросхемы. Адрес и управляющие сигналы выдаются на шину до поступления синхронизирующего импульса. С поступлением положительного фронта синхроимпульса адрес записывается во внутренний регистр микросхемы, и начинается цикл чтения.По быстродействию регистровый режим идентичен последовательному.

^ Страничный режим

В основе идеи лежит тот факт, что при доступе к ячейкам со смежными адресами причем к таким, где все запоминающие элементы расположены в одной строке матрицы, доступ ко второй и последующим ячейкам можно производить существенно быстрее. действительно, если адрес строки при очередном обращении остался прежним, то все временные затраты, связанные с повторным занесением адреса строки в регистр ИМС, дешифрацией и т.д. можно исключить. Для доступа к очередной ячейке достаточно подавать на ИМС лишь адрес нового столбца, сопровождая его сигналом CAS. Обращение к первой ячейке в последовательности происходит стандартным образом. Рассмотренный режим называется страничным.

^ Режим быстрого страничного доступа

Режим быстрого страничного доступа представляет собой модификацию стандартного страничного режима. Основное отличие заключается в способе занесения новой информации в регистр адреса столбца. Полный адрес (строки и столбца) передается только при первом обращении к строке.

^ Пакетный режим

Пакетный режим – режим, при котором на запрос по конкретному адресу память возвращает пакет данных, хранящихся не только по этому адресу, но и по нескольким последующим адресам.

^ Режим удвоенной скорости

Важным этапом в дальнейшем развитии технологии микросхем памяти стал режим DDR (Double Data Rate) – удвоенная скорость передачи данных. Сущность метода заключается в передаче данных по обоим фронтам импульса синхронизации, т.е. дважды за период, и пропускная способность увеличивается в два раза.


  1. ^ Статическая и динамическая оперативная память, классификация. Основные функциональные характеристики.


В статических ОЗУ запоминающий элемент может хранить записанную информацию неограниченно долго (при наличии питающего напряжения). Запоминающий элемент динамического ОЗУ способен хранить информацию только в течение достаточно короткого промежутка времени, после которого информацию нужно восстанавливать заново, иначе она будет потеряна. Динамические запоминающие устройства, как и статические, энергозависимы.

Роль запоминающего элемента в статическом ОЗУ выполняет триггер. Запоминающий элемент динамической памяти значительно проще. Он состоит из одного конденсатора и запирающего транзистора. Наличие или отсутствие заряда в конденсаторе интерпретируется как 1 или 0 соответственно .Область применения статической и динамической памяти определяется скоростью и стоимостью. Главным преимуществом SRAM является более высокое быстродействие (примерно на порядок выше, чем у DRAM).



Рисунок 8 - Классификация статических ОЗУ



  1. ^ Однопортовые и многопортовые запоминающие устройства. Структура двухпортовых оперативных запоминающих устройств.


Стандартное однопортовое ОЗУ имеет по одной шине адреса, данных и управления и в каждый момент времени обеспечивает доступ к ячейке памяти только одному устройству. В отличие от стандартного в n-портовом ОЗУ имеется n независимых наборов шин адреса, данных и управления, гарантирующий одновременный и независимый доступ к ОЗУ n устройствам.

В двухпортовой памяти имеются два набора адресных, информационных и управляющих сигнальных шин, каждый из которых обеспечивает доступ к общему массиву запоминающих элементов.

Доступ к ячейкам возможен как через левую, так и через правую группу шин, причем если Л- и П-адреса различны, никаких конфликтов не возникает.

Помимо возможности доступа к ячейкам с двух направлений, двухпортовая память снабжается средствами для обмена сообщениями между подключенными к ней устройствами: системой прерывания и системой семафоров. Первую из них называют аппаратной, а вторую – программной. В системе прерываний двухпортовой памяти две последние ячейки микросхемы (с наибольшими адресами) используются в качестве «почтовых ящиков» для обмена сообщениями между устройствами, подключенными к Л- и П-портам. Система семафоров – это имеющийся в двухпортовой памяти набор из восьми триггеров, состояние которых может быть прочитано и изменено со стороны любого из портов.




Рисунок 9 – Структура двухпортового ОЗУ



  1. ^ Постоянная память. Память программ для микроконтроллеров. Микросхемы постоянной памяти.



Слово «постоянные» в названии этого вида запоминающих устройств относится к их свойству хранить информацию при отсутствии питающего напряжения

ROM (Read-Only Memory — память только для чтения. В то же время запись в ПЗУ по сравнению с чтением обычно сложнее и связана с большими затратами времени и энергии. Занесение информации в ПЗУ называют программированием или «прошивкой». ПЗУ, программируемые при изготовлении.Эту группу образуют так называемые масочные устройства и именно к ним принято применять аббревиатуру ПЗУ. Однократно программируемые ПЗУ.Микросхемы PROM информация может быть записана только однократно. Еще один вид однократно программируемого ПЗУ — это ОТР EPROM (One Time Programmable EPROM - EPROM с однократным программированием).

  • EPROM (Erasable Programmable ROM — стираемые ультрафиолетом программируемые ПЗУ);

  • EEPROM (Electrically Erasable Programmable ROM — электрически стираемые программируемые ПЗУ);

  • флэш-память.




  1. Ассоциативная память. Структура ассоциативного запоминающего устройства. Классификация.

Значительно удобнее искать информацию не по адресу, а опираясь на какой-нибудь характерный признак, содержащийся в самой информации. Такой принцип лежит в основе ЗУ, известного как ассоциативное запоминающее устройство.

Ассоциативное ЗУ — это устройство, способное хранить информацию, сравнивать ее с некоторым заданным образцом и указывать на их соответствие или несоответствие друг другу.



Рисунок 12 – Структура ассоциативного запоминающего устройства

Ассоциативное запоминающее устройство включает в себя:

  • запоминающий массив для хранения N m-разрядных слов, в каждом из которых несколько младших разрядов занимает служебная информация;

  • регистр ассоциативного признака, куда помещается код искомой информации (признак поиска). Разрядность регистра k обычно меньше длины слова m;

  • схемы совпадения, используемые для параллельного сравнения каждого бита всех хранимых слов с соответствующим битом признака поиска и выработки сигналов совпадения;

  • регистр совпадений, где каждой ячейке запоминающего массива соответствует один разряд, в который заносится единица, если все разряды соответствующей ячейки совпали с одноименными разрядами признака поиска;

  • регистр маски, позволяющий запретить сравнение определенных битов;

  • комбинационную схему, которая на основании анализа содержимого регистра совпадений формирует сигналы, характеризующие результаты поиска информации.

Общность идеи ассоциативного поиска информации отнюдь не исключает разнообразия архитектур ассоциативных ЗУ. Конкретная архитектура определяется сочетанием четырех факторов:

  • вида поиска информации;

  • техники сравнения признаков;

  • способа считывания информации при множественных совпадениях;

  • способа записи информации.




  1. Организация кэш-памяти. Структура микропроцессорной системы с основной и кэш-памятью. Параметры кэш-памяти.


В качестве элементной базы основной памяти в большинстве ВМ служат микросхемы динамических ОЗУ, на порядок уступающие по быстродействию центральному процессору. Когда ЦП пытается прочитать слово из основной памяти, сначала осуществляется поиск копии этого слова в кэше. Если такая копия существует, обращение к ОП не производится, а в ЦП передается слово, извлеченное из кэш-памяти.



Рисунок 16 – Структура системы с основной и кэш-памятью

Эффективность применения кэш-памяти в иерархической системе памяти зависит от следующих параметров:

  • емкость кэш-памяти;

  • размер строки;

  • способ отображения основной памяти на кэш-память;

  • алгоритм замещения информации в заполненной кэш-памяти;

  • алгоритм согласования содержимого основной и кэш-памяти;

- число уровней кэш-памяти.

  1. Способы отображения основной памяти на кэш-память: прямое, полностью ассоциативное, частично-ассоциативное отображение. Структурные схемы, сравнительная характеристика.

Сущность отображения блока основной памяти на кэш-память состоит в копировании этого блока в какую-то строку кэш-памяти, после чего все обращения к блоку основной памяти должны переадресовываться на соответствующую строку кэш-памяти. При прямом отображении адрес строки i кэш-памяти, на которую может быть отображен блок из ОП, однозначно определяется выражением: i =j mod m, где m — общее число строк в кэш-памяти. В нашем примере i =j mod 128, где i может принимать значения от 0 до 127, а адрес блока j — от 0 до 16 383. Иными словами, на строку кэша с номером i отображается каждый 128-й блок ОП, если отсчет начинать с блока, номер которого равен i. Это поясняется.Прямое отображение — простой и недорогой в реализации способ отображения. Основной его недостаток — жесткое закрепление за определенными блоками ОП одной строки в кэше. Полностью ассоциативное отображение позволяет преодолеть недостаток прямого, разрешая загрузку любого блока ОП в любую строку кэш-памяти. Логика управления кэш-памяти выделяет в адресе ОП два поля: поле тега и поле слова. Ассоциативное отображение обеспечивает гибкость при выборе строки для вновь записываемого блока. Принципиальный недостаток этого способа — необходимость использования дорогостоящей ассоциативной памяти. Множественно-ассоциативное отображение относится к группе методов частично-ассоциативного отображения. Оно является одним из возможных компромиссов сочетающим достоинства прямого и ассоциативного способов отображения и, в известной мере, свободным от их недостатков. Кэш-память (как тегов, так и данных) разбивается на v подмножеств (в дальнейшем будем называть такие подмножества модулями), каждое из которых содержит k строк (принято говорить, что модуль имеет k входов). Следует отметить, что именно этот способ отображения наиболее широко paпространен в современных микропроцессорах.






^ 17 Микроконтроллеры, классификация, структурные схемы. Принстонская и Гарвардская архитектуры. Преимущества и недостатки.

Микроконтроллер – это самостоятельная компьютерная система, которая содержит процессор, память, вспомогательные схемы и устройства ввода-вывода данных, размещенные в общем корпусе.

Основные типы:

  • встраиваемые 8-разрядные МК;

  • 16 и 32-разрядные МК;

  • цифровые сигнальные процессоры (DSP).




Рисунок 6.1 – Общая структура микроконтроллера

Основное преимущество Пристонской архитектуры – упрощение устройства МПС, так как реализуется обращение только к одной общей памяти. Кроме того, использование единой области памяти позволяло оперативно перераспределять ресурсы между областями программ и данных, что существенно повышало гибкость МПС с точки зрения разработчика программного обеспечения. Размещение стека в общей памяти облегчало доступ к его содержимому. Неслучайно поэтому фон-неймановская архитектура стала основной архитектурой универсальных компьютеров, включая персональные компьютеры.

Основной особенностью гарвардской архитектуры является использование раздельных адресных пространств для хранения команд и данных. Кроме того, гарвардская архитектура обеспечивает потенциально более высокую скорость выполнения программы по сравнению с фон-неймановской за счет возможности реализации параллельных операций.



  1. ^ Типы памяти микроконтроллеров. Память программ, память данных, внешняя память, регистры МК, стек.

В МК используется три основных вида памяти. ^ Память программ представляет собой постоянную память (ПЗУ), предназначенную для хранения программного кода (команд) и констант. Ее содержимое в ходе выполнения программы не изменяется. Память данных предназначена для хранения переменных в процессе выполнения программы и представляет собой ОЗУ. Регистры МК — этот вид памяти включает в себя внутренние регистры процессора и регистры, которые служат для управления периферийными устройствами (регистры специальных функций).
^

Память программ

Основным свойством памяти программ является ее энергонезависимость, то есть возможность хранения программы при отсутствии питания. С точки зрения пользователей МК следует различать следующие типы энергонезависимой памяти программ: (ROM,EPROM,PROM, EEPROM, Flash-ROM)

^

Память данных


Память данных   МК выполняется, как правило, на основе статического ОЗУ. Термин "статическое" означает, что содержимое ячеек ОЗУ сохраняется при снижении тактовой частоты МК до сколь угодно малых значений (с целью снижения энергопотребления).
^

Регистры МК


Как и все МПС, МК имеют набор регистров, которые используются для управления его ресурсами. В число этих регистров входят обычно регистры процессора (аккумулятор, регистры состояния, индексные регистры), регистры управления (регистры управления прерываниями, таймером), регистры, обеспечивающие ввод/вывод данных (регистры данных портов, регистры управления параллельным, последовательным или аналоговым вводом/выводом). Обращение к этим регистрам может производиться по-разному.

Стек МК

В микроконтроллерах ОЗУ данных используется также для организации вызова подпрограмм и обработки прерываний. При этих операциях содержимое программного счетчика и основных регистров (аккумулятор, регистр состояния и другие) сохраняется и затем восстанавливается при возврате к основной программе.

^

 Внешняя память


Несмотря на существующую тенденцию по переходу к закрытой архитектуре МК, в некоторых случаях возникает необходимость подключения дополнительной внешней памяти (как памяти программ, так и данных). Если МК содержит специальные аппаратные средства для подключения внешней памяти, то эта операция производится штатным способом (как для МП).Второй, более универсальный, способ заключается в том, чтобы использовать порты ввода/вывода для подключения внешней памяти и реализовать обращение к памяти программными средствами. Такой способ позволяет задействовать простые устройства ввода/вывода без реализации сложных шинных интерфейсов, однако приводит к снижению быстродействия системы при обращении к внешней памяти.



  1. ^ Система питания микроконтроллеров, понятие собственной мощности. Система тактирования и синхронизации микроконтроллеров, виды, преимущества и недостатки.


Во многих приложениях используется батарейное питание микроконтроллеров, а в некоторых случаях применяются даже конденсаторы большом емкости, ко­торые обеспечивают сохранение работоспособности при кратковременных отключениях питания.

При планировании энергопотребления для различных устройств, использу­ющих микроконтроллеры, необходимо учитывать, что потребляемая ими мощность зависит от режима функционирования.

Первое — собственная мощность, необходимая для нормальной работы мик­роконтроллера. Второе — мощность, потребляемая устройствами ввода-выво­да, которую требуется учитывать, когда микроконтроллер производит обмен данными с внешними устройствами. Третье — мощность, потребляемая в «спя­щем» режиме, когда микроконтроллер ожидает наступления внешнего собы­тия, переключающего его в рабочий режим.


Собственная мощность — это мощность, которую потребляет микроконт­роллер, когда к его выводам не подключены внешние устройства. Значение этой мощности зависит, главным образом, от тока потребляемого при пере­ключении CMOS-элементов, который является функцией скорости работы микроконтроллера.

^ Тактирование системы

Современные МК содержат встроенные тактовые генераторы, которые требуют минимального числа внешних времязадающих элементов. На практике используются три основных способа определения тактовой частоты генератора: с помощью кварцевого резонатора, керамического резонатора и внешней RC-цепи.

Использование кварцевого резонатора позволяет обеспечить высокую точность и стабильность тактовой частоты (разброс частот кварцевого резонатора обычно составляет менее 0,01%). Такой уровень точности требуется для обеспечения точного хода часов реального времени или организации интерфейса с другими устройствами. Основными недостатками кварцевого резонатора являются его низкая механическая прочность (высокая хрупкость) и относительно высокая стоимость.

При менее жестких требованиях к стабильности тактовой частоты возможно использование более стойких к ударной нагрузке керамических резонаторов. Многие керамические резонаторы имеют встроенные конденсаторы, что позволяет уменьшить количество внешних подключаемых элементов с трех до одного. Керамические резонаторы имеют разброс частот порядка нескольких десятых долей процента (обычно около 0,5 %).

Самым дешевым способом задания тактовой частоты МК является использование внешней RС-цепи, как показано на рис. 4.9б. Внешняя RC-цепь не обеспечивает высокой точности задания тактовой частоты (разброс частот может доходить до десятков процентов). Это неприемлемо для многих приложений, где требуется точный подсчет времени. Однако имеется масса практических задач, где точность задания тактовой частоты не имеет большого значения.



  1. ^ Отличительные признаки современных 8-разрядных микроконтроллеров. Модульная организация МК. Структура процессорного ядра МК и изменяемого функционального блока.



Рисунок 6.1 – Общая структура микроконтроллера

Наиболее распространенным представителем семейства МК являются 8-разрядные приборы, широко используемые в промышленности, бытовой и компьютерной технике. Они прошли в своем развитии путь от простейших приборов с относительно слаборазвитой периферией до современных многофункциональных контроллеров, обеспечивающих реализацию сложных алгоритмов управления в реальном масштабе времени. Причиной жизнеспособности 8-разрядных МКявляется использование их для управления реальными объектами, где применяются, в основном, алгоритмы с преобладанием логических операций, скорость обработки которых практически не зависит от разрядности процессора.

  • модульная организация, при которой на базе одного процессорного ядра (центрального процессора) проектируется ряд (линейка) МК, различающихся объемом и типом памяти программ, объемом памяти данных, набором периферийных модулей, частотой синхронизации;

  • использование закрытой архитектуры ^ МК, которая характеризуется отсутствием линий магистралей адреса и данных на выводах корпуса МК. Таким образом, МК представляет собой законченную систему обработки данных, наращивание возможностей которой с использованием параллельных магистралей адреса и данных не предполагается;

  • использование типовых функциональных периферийных модулей (таймеры, процессоры событий, контроллеры последовательных интерфейсов, аналого-цифровые преобразователи и др.), имеющих незначительные отличия в алгоритмах работы в МК различных производителей;

  • расширение числа режимов работы периферийных модулей, которые задаются в процессе инициализации регистров специальных функций МК.

При модульном принципе построения все МК одного семейства содержат процессорное ядро, одинаковое для всех МК данного семейства, и изменяемый функциональный блок, который отличает МК разных моделей. Структура модульного МКприведена на рис. 4.1.

Процессорное ядро включает в себя:

  • центральный процессор;

  • внутреннюю контроллерную магистраль (ВКМ) в составе шин адреса, данных и управления;

  • схему синхронизации МК;

  • схему управления режимами работы МК, включая поддержку режимов пониженного энергопотребления, начального запуска (сброса) и т.д.

Изменяемый функциональный блок включает в себя модули памяти различного типа и объема, порты ввода/вывода, модули тактовых генераторов (Г), таймеры. В относительно простых МК модуль обработки прерываний входит в составпроцессорного ядра. В более сложных МК он представляет собой отдельный модуль с развитыми возможностями. В состав изменяемого функционального блока могут входить и такие дополнительные модули как компараторы напряжения, аналого-цифровые преобразователи (АЦП) и другие. Каждый модуль проектируется для работы в составе МК с учетом протокола ВКМ. Данный подход позволяет создавать разнообразные по структуре МК в пределах одного семейства.


Рис. 4.1.  Модульная организация МК.


  1. Организация связи МК с внешней средой и временем. Порты ввода-вывода. Типовая схема двунаправленного порта ввода-вывода.

Каждый МК имеет некоторое количество линий ввода/вывода, которые объединены в многоразрядные (чаще 8-разрядные) параллельные порты ввода/вывода. В памяти МК каждому порту ввода/вывода соответствует свой адрес регистра данных. Обращение к регистру данных порта ввода/вывода производится теми же командами, что и обращение к памяти данных. Кроме того, во многих МК отдельные разряды портов могут быть опрошены или установлены командами битового процессора.

В зависимости от реализуемых функций различают следующие типы параллельных портов:

  • однонаправленные порты, предназначенные только для ввода или только для вывода информации;

  • двунаправленные порты, направление передачи которых (ввод или вывод) определяется в процессе инициализации МК;

  • порты с альтернативной функцией (мультиплексированные порты). Отдельные линии этих портов используются совместно со встроенными периферийными устройствами МК, такими как таймеры, АЦП, контроллеры последовательных интерфейсов;

  • порты с программно управляемой схемотехникой входного/выходного буфера.

Порты выполняют роль устройств временного согласования функционирования МК и объекта управления, которые в общем случае работают асинхронно. Различают три типа алгоритмов обмена информацией между МК и внешним устройством через параллельные порты ввода/вывода:

  • режим простого программного ввода/вывода;

  • режим ввода/вывода со стробированием;

  • режим ввода/вывода с полным набором сигналов подтверждения обмена.

Типичная схема двунаправленного порта ввода/вывода МК приведена на рис. 4.4.




Рис. 4.4.  Типовая схема двунаправленного порта ввода/вывода МК.

Триггер управления разрешает вывод данных на внешний вывод. В современных МК, как правило, обеспечивается индивидуальный доступ к триггерам данных и управления, что позволяет использовать каждую линию независимо в режимеввода или вывода.

Необходимо обратить особое внимание на то, что при вводе данных считывается значение сигнала, поступающее на внешний вывод, а не содержимое триггера данных. Если к внешнему выводу МК подключены выходы других устройств, то они могут установить свой уровень выходного сигнала, который и будет считан вместо ожидаемого значения триггера данных.

Другим распространенным вариантом схемотехнической организации порта ввода/вывода является вывод с "открытым истоком", называемый еще "квазидвунаправленным". Такая организация вывода позволяет создавать шины с объединением устройств по схеме "монтажное И".

  1. Микроконтроллер 8051, его место в современном производстве микроконтроллеров. Базовая архитектура процессора. Назначение основных регистров. Регистры специальных функций. Регистр флагов.

Несмотря на непрерывное развитие и появление все новых и новых 16- и 32-разрядных МК, наибольшая доля мирового микропроцессорного рынка остается за 8-разрядными устройствами. В 2002 году общий мировой объем продаж МК всех типов составил $ 15,4 млрд., при этом 48,6% пришлось на долю 8-разрядных кристаллов. Это в 2,5 раза больше объема продаж ближайших конкурентов: 16-разрядных МК ($ 2,1 млрд.) и DSP ($ 2,4 млрд.). За последние пять лет лидирующее положение 8-разрядных МК на мировом рынке сохраняется.

Первые МК 8051 были выпущены Intel в 1980 г.

МК 8051 представляет сбой законченное устройство с большим объемом встроенной памяти программ и данных, портами ввода/вывода и возможностью подключения внешней памяти. Типовые характеристики:

- тактовая частота 24 МГц;

- командный цикл 12 тактов;

- объем памяти программ 4 Кб;

- объем памяти данных 128 байт;

- число линий ввода/вывода – 32;

- два 8/16-разрядных таймера;

- множество внутренних и внешних источников прерываний;

- программируемый последовательный порт;

- интерфейс с внешней памятью объемом до 128 Кб.

МК 8051 имеет Гарвардскую архитектуру, то есть память программ и память данных являются самостоятельными и независимыми друг от друга устройствами.

Регистры специальных функций управляют работой блоков, входящих в микроконтроллер. Регистры-защелки ^ SFR параллельных портов P0...P3 - служат для ввода-вывода информации.

Две регистровые пары с именами TH0, TL0 и TH1, TL1 представляют собой регистры, двух программно-управляемых 16-битных таймеров-счетчиков. Режимы таймеров-счетчиков задаются с использованием регистра TMOD, а управление ими осуществляется с помощью регистра TCON. Для управления режимами энергопотребления МК используется регистр PCON. Регистры IP и IE управляют работой системы прерываний МК, регистры SBUF и SCON — работой приемопередатчика последовательного порта. Регистр-указатель стека SP в МК рассматриваемого семейства — восьмибитный.

Перечень флагов, их символические имена и условия формирования приведены в таблице 2.2.

Таблица 2.2 – Регистр флагов Intel 8051

Символ

Позиция

Имя и назначение

P

PSW.0

Флаг приоритета. Устанавливается и сбрасывается аппаратурно в каждом цикле команды и фиксирует нечетное/четное число единичных бит в аккумуляторе

-

PSW.1

Не используется

OV

PSW.2

Флаг переполнения. Устанавливается и сбрасывается аппаратурно при выполнении арифметических операций

RS0 - RS1

PSW.3 - PSW.4

Биты выбора используемого банка регистров. Могут быть изменены программным путем

F0

PSW.5

Флаг пользователя. Может быть установлен, сброшен или проверен программой пользователя

АС

PSW.6

Флаг вспомогательного переноса. Устанавливается и сбрасывается только аппаратными средствами при выполнении команд сложения и вычитания и сигнализирует о переносе или заеме в бите 3 аккумулятора

C

PSW.7

Флаг переноса. Устанавливается и сбрасывается как аппаратурно, так и программным путем




  1. ^ Микроконтроллер 8051: организация памяти программ и памяти данных. Способы адресации. Устройство управления и синхронизации.


Данный микроконтроллер имеет встроенную (резидентную) и внешнюю память программ и дан­ных. Резидентная память программ (RPM) имеет объем 4 Кбайт, резидентная память данных (RDM) — 128 байт. Внешняя память программ и данных может составлять по 64 Кбайт и адресоваться с помощью пор­тов РО и Р2.

непосредственная адресация не требует обращения к регистрам или памяти данных. При непосредственной адресации на обработку поступает операнд, который является частью команды. Значение непосредственного операнда обозначается символом #.

addA, #77 - добавить 77 к содержимому аккумулятора, где 77 - десятичное число.

^ Прямая адресация отличается от регистровой тем, что можно получить доступ к любому байту в первых 256 ячейках памяти, указав 8-разрядный адрес. mov A, 020h

Косвенно-регистровая адресация осуществляется с помощью регистров R0 или R1 текущего банка. В этом случае содержимое регистра R0 или R1 используется как 8-разрядный адрес для обращения к первым 256 байтам памяти данных: Orl A, @ R0

Регистр DPTR используется в качестве 16-разрядного индексного регистра. При этом можно указать смещение, которое добавляется к содержимому DPTR для формирования адреса операнда.

Такой способ адресации, который называется косвенно-регистровая со смещением, удобно использовать для доступа к отдельным элементам в структурах данных.

^ Устройство управления и синхронизации

Кварцевый резонатор, подключаемый к внешним выводам микроконтроллера, управляет работой внутреннего генератора, который в свою очередь формирует сигналы синхронизации.

Устройство управления CU (см рисунок 2.1) на основе сигналов синхронизации формирует машинный цикл фиксированной длительности, равной 12 периодам резонатора. Большинство команд микроконтроллера выполняется за один машинный цикл.



  1. Организация портов ввода-вывода микроконтроллера 8051. Устройство портов. Альтернативные функции портов.

Базовая архитектура микроконтроллера 8051 содержит четыре параллельных порта ввода/вывода - P0 - P3. Они адресуются как регистры специальных функций и имеют фиксированные адреса в памяти данных микроконтроллера .Разрядность портов - 8 с возможностью побитной адресации разрядов. Направление обмена информацией через порты - все порты двунаправленные, причем имеется возможность в каждом порту часть разрядов использовать для ввода данных, а часть для вывода.

^ Альтернативные функции. Из-за ограниченного количества выводов корпуса интегральной микросхемы микроконтроллера, большинство выводов используется для выполнения двух функций - в качестве линий портов и для альтернативных функций.

Порты P0 и Р2 используются при обращении к внешней памяти. При этом на выходах порта P0 младший байт адреса внешней памяти мультиплексируется с вводимым/выводимым байтом. Выходы порта Р2 содержат старший байт адреса внешней памяти, если адрес 16-разрядный. При использовании восьмиразрядного адреса портом Р2 можно пользоваться для ввода/вывода информации обычным образом. При обращении к внешней памяти в P0 автоматически заносятся единицы во все биты. Информация в разрядах порта Р2 при этом остается неизменной.

Порт P3 помимо обычного ввода и вывода информации используется для формирования и приема специальных управляющих и информационных сигналов. Разряды порта (все или частично) при этом могут выполнять альтернативные функции. Альтернативные функции порта Р3 указаны в таблице 2.3.

Таблица 2.3 – Альтернативные функции порта Р3

Вывод порта

Альтернативная функция

РЗ.0

RXD - вход последовательного порта

Р3.1

TXD - выход последовательного порта

РЗ.2

INT0 - внешнее прерывание 0

Р3.3

INT1 - внешнее прерывание 1

РЗ.4

Т0 - вход таймера-счетчика 0

РЗ.5

Т1 - вход таймера-счетчика 1

РЗ.6

WR - строб записи во внешнюю память данных

РЗ.7

RD - строб чтения из внешней памяти данных

Альтернативные функции могут быть активированы только в том случае, если в соответствующие биты порта P3 предварительно занесены «1». Неиспользуемые альтернативным образом разряды могут работать как обычно. Каждый из портов содержит регистр-защелку (SFR P0 — SFR P3), выходную цепь и входной буфер.

  1. ^ Таймеры-счетчики микроконтроллеров семейства 8051: регистр режима работы, регистр управления-статуса. Режимы работы таймеров-счетчиков.


В базовых моделях семейства 8051 имеются два программируемых 16-битных таймера/счетчика (T/C0 и T/C1), которые могут быть использованы как в качестве таймеров, так и в качестве счетчиков внешних событий. В первом случае содержимое соответствующего таймера/счетчика (далее для краткости Т/С) инкрементируется в каждом машинном цикле, т.е. через каждые 12 периодов колебаний кварцевого резонатора, во втором оно инкрементируется под воздействием перехода из «1» в «0» внешнего входного сигнала, подаваемого на соответствующий (T0,T1) вывод микроконтроллера 8051. Для управления режимами работы Т/С и для организации их взаимодействия с системой прерываний используются два регистра специальных функций (TMOD и TCON), описание которых приведено в таблицах 2.4, 2.5.

Так как на распознавание периода требуются два машинных цикла, максимальная частота подсчета входных сигналов равна 1/24 частоты резонатора. На длительность периода входных сигналов ограничений сверху нет. Для гарантированного прочтения входной сигнал должен удерживать значение 1, как минимум, в течение одного машинного цикла микроконтроллера.

Четыре различных режима работы реконфигурируют структуру таймера для выполнения разнообразных задач. В этой структуре TLn и ТНn представляют 8 младших и 8 старших разрядов каждого таймера, где n – его номер (например, TL0 – младший 8-разрядный регистр таймера 0).

Источником синхросигналов, переключающих таймер, могут быть тактовые импульсы, частота которых уменьшается при помощи делителя, или внешний сигнал. Выбор источника определяется битом С/Т в регистре TMOD таймера. Биты выбора режима в регистре TMOD определяют режим работы таймера.
  1   2   3



Скачать файл (4076 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации