Logo GenDocs.ru

Поиск по сайту:  

Загрузка...

Проектування мікропроцесорної системи на базі мікропроцесора КР580ВМ80А, що реалізовує пристрій приймання коду Морзе - файл Курсова МП Дякун В.Я.docx


Проектування мікропроцесорної системи на базі мікропроцесора КР580ВМ80А, що реалізовує пристрій приймання коду Морзе
скачать (1003.8 kb.)

Доступные файлы (2):

CХема.spl7
Курсова МП Дякун В.Я.docx1522kb.11.06.2010 00:11скачать

содержание

Курсова МП Дякун В.Я.docx

  1   2   3
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ "ЛЬВІВСЬКА ПОЛІТЕХНІКА"


КУРСОВА РОБОТА

з дисципліни «Цифрові пристрої та мікропроцесори»

на тему:

«Проектування мікропроцесорної системи на базі мікропроцесора КР580ВМ80А, що реалізовує пристрій приймання коду Морзе»
Виконав:

ст. гр. Дякун В. Я.

Перевіпив:

Мінзюк В.В.

Львів - 2010



Технічне завдання

Побудувати мікропроцесорну систему на базі мікропроцесора КР580ВМ80А, що реалізовує пристрій приймання коду Морзе із подальшою індикацією на 10-ти символьному табло у вигляді біжучого рядка. Обсяг прийнятого тексту може складати до 13000 символів. Індикація статична.


Зміст

Вступ. Опис МПК КР580. 4

1. Структура МПС. 6

2. Проектування процесора на ВІС МПК КР580. 10

3. Проектування запам'ятовуючого пристрою. 14

4. Проектування системи переривань. 18

5. Проектування системи введення/виведення (порти, індикація) 22

6. Проектування програмного забезпечення МПС 27

7. Висновки. 39

8. Література. 40

9. Додатки 41



Вступ

До теперішнього часу ЕОМ використовуються у всіх сферах людської діяльності. Важливу роль при цьому зіграв розвиток мікроелектроніки: створення великих інтегральних схем мікропроцесорів, запам’ятовуючих пристроїв, і ін. Мікропроцесорній техніці тут відводиться особливе місце, оскільки мікропроцесори володіють високими функціональними можливостями і експлуатаційними характеристиками. ВІС, на яких побудовані сучасні МПС, поєднують в собі високий ступінь інтеграції, що забезпечує великі функціональні можливості, з універсальністю по застосуванню. Універсальність досягається тим, що в мікропроцесорних ВІС реалізовані складні пристрої, що дозволяють виконувати над початковими даними логічні і арифметичні операції, при цьому керування ходом обчислення дозволяється вести програмно.

Всі сучасні міні ЕОМ побудовані з використанням ВІС, такі, що входять в різні МП комплекти. Під мікропроцесорними ВІС розуміють сукупність МП і інших інтегральних мікросхем, сумісних по технологічному і конструкторському виконанню і призначених для сумісного використання при побудові різних засобів ОТ.

У даному курсовому проекті розглядаєтьяся система, побудована на універсальному МПК ВІС серії К580, який був свого часу найбільш поширеним. Широке використання комплекту було пов’язане з його функціональною закінченістю.



Опис мікропроцесорного комплекту КР580

Мікропроцесорний комплект KP580 виконаний за n-МОН - технологією і призначений для побудови 8- розрядних мікропроцесорних систем широкою призначення. Комплект містить однокристальний 8- розрядний мікропроцесор загального призначення КР580ВМ80А, адресує 64-Кбайтовий адресний простір пам'яті і 256 - байтовий простір введення/виводу з частотою синхронізації до 2,5 Мгц і мінімальним часом виконання команди 1,6 мкс. Він має 16-розрядний канал адрес і 8-розрядний канал даних. Синхронізацію мікропроцесора забезпечує системний генератор (СГ) КР580ГФ24. Інтерфейс системної шини реалізують з 8-розрядних шинних формувачів (ШФ) КР580ВА86/87 або буферних регістрів (БР) КР580ИР82/83. З системних контроллерів і шинних формувачів (СК, ШФ) КР580ВК28/38 використовуються для буферизації шини даних і формування сигналів керування системної шини. Для роботи з багатокористувацькою системною шиною призначена ІС контроллера шини (КШ) КР580ВГ18, що забезпечує формування сигналів керування на системній шині і керування доступом до шини. ВІС програмованого контроллера переривань (ПКП) КР580ВН59 використовується для побудови систем перериваннь, ВІС програмованого таймера (ПТ) КР580ВИ53 — для реалізації часових функцій в мікропроцесрній системі. Інтерфейси каналів введення/виводу реалізуються на ВІС програмованого паралельного інтерфейсу (ППІ) KP580BB55A і програмованого інтерфейсу послідовного зв'язку (ПІПЗ) KP580BB51А, ВІС програмованого контроллера ПДП (ПК ПДП) КР580ВТ57 використовується для побудови каналів ПДП. Спеціалізовані ВІС програмованих контроллерів клавіатури та індикації (ПККІ) КР580ВВ79 і електронно-променевої трубки (ПКЕПТ) КР580ВГ75 призначені для реалізації пультів керування і відеотерміналів. ВІС КР580ВК91а, КР580ВГ92, КР580ВА93 призначені для 

побудови інтерфейсу, контроллера і приймача каналів загального користуванні по ГОСТ 20.003 — 80.

На МПК КР580 реалізовані комплекс мікропроцесорних засобів обчислювальної техніки МСУВТ В7, багатоплатний регулюючий мікропроцесорний контроллер Реміконг Р-100 , засоби відладки МС-0401 (К 1-30), СО-04, МІКРО-ЕОМ загального призначення СМ-1800.

Мікропроцесорні сімейства цього класу зарубіжного виробництва найширше представлені фірмами Intel, Motorola (США), NEC (Япо¬нія) і ін. Мікропроцесорне сімейство фірми Intel MCS-80, з яким сумісний МП КР 580, містить ВІС 8-розрядного мікропроцесора 8080А, ІС системного генератора 8224, 4-розрядних шинних формувачів 8216/8226, системного контроллера шини 8218, дешифратора 8205, порту введення/виводу 8212, програмованого контроллера перериваннь 8259 і ін.



  1. 

  2. Структура МПС.

Функціонування мікропроцесорної системи зводиться до наступної послідовності дій:

– отримання даних від АЦП

– обробка даних

– видача результату обробки на 10-ти символьному табло.

При цьому дані від АЦП , що підлягають обчисленню можуть поступати і в процесі їх обчислення. Для виконання цих процесів в мікропроцесорній системі передбачаються наступні пристрої:
1. Мікропроцесор:

– пристрій керування (ПУ);

– операційний пристрій (ОП);

– регістровий пристрій (РЗП), що запам'ятовує, – внутрішня пам'ять реалізована у вигляді набору регістрів.

2. Оперативний запам’ятовуючий пристрій (ОЗП(RAM)), що запам'ятовує, – служить для зберігання виконуваної програми і даних, що підлягають обробці.

3. ^ Постійний запам’ятовуючий пристрій (ПЗП(ROM)), що запам'ятовує, – служить для зберігання постійних програм. У ПЗП зазвичай записуються програми початкового завантаження системи, тестові і діагностичні програми, а також інше ПО, незмінне в процесі експлуатації системи.



Решта пристроїв є зовнішніми і підключається до системи за допомогою інтерфейсних пристроїв, що реалізовують певні протоколи паралельного обміну.
Рис. 1. Схема мікропроцесорної системи.
Системна шина містить декілька десятків провідників, що розділяються відповідно до свого призначення на окремі шини:

1. Шина адреси (A) – служить для передачі адреси, яка формується мікропроцесором і дозволяє вибрати певний елемент пам'яті або необхідні інтерфейсні пристрої при зверненні до зовнішнього пристрою.

2. Шина даних (D) – служить для вибірки команд, що поступають з ОЗП або ПЗП в пристрій керування мікропроцесора або інтерфейсний пристрій і для пересилки оброблюваних даних між мікропроцесором і ОЗП або інтерфейсним пристроєм.



3. Шина керування (C) – служить для передачі різних сигналів, що керують, визначають режими роботи пам'яті (запису, читання) і мікропроцесора (запуск, запити зовнішніх пристроїв).

4. PIO - пристрій програмованого вводу/виводу даних

5. АЦП – цифро аналоговий перетворювач

Мікропроцесорний пристрій (мікропроцесорна система) – функціонально і конструктивно закінчений пристрій, який представляє собою схемно-конструктивне з’єднання декількох схем, який включає один або декілька мікропроцесорів, призначений для отримання, опрацювання, передачі, перетворення та керування інформацією.


2. Проектування процесора на ВІС МПК КР580.

Мікропроцесор КР580ВМ80А є однокристальний восьмирозрядний процесор з фіксованим набором команд. Він призначений для побудови мікропроцесорних систем обробки цифрової інформації і систем керування в різних областях техніки, де не пред'являється високих вимог по швидкодії.

^ 2.1 Технічні характеристики мікропроцесора КР580ВМ80А

Тактова частота

2 Мгц

Розрядність регістрів

8 біт

Розрядність шини даних

8 біт

Розрядність шини адреси

16 біт

Адресований розмір пам'яті

64 Кбайт

Техпроцесс

6 мкм (6000 нм)

Кількість транзисторів

4500

Температурний діапазон

-10….+70

Напруга живлення

+5В +12В, -5В

Споживана потужність

0,7 Вт

Роз'єм

Мікросхема припаювалася до плати

Корпус

40-контактний керамічний DIP (dual inline package, корпус з дворядним розташуванням виводів)

Підтримувані технології

80 інструкцій





^ 2.2 Архітектурні особливості мікропроцесора КР580ВМ80А.

На рис.2,а подано схематичне зображення корпуса мікропроцесора , а на рис.2,б-його позначення на електричній схемі.

а) б)
рис.2.2


^ 2.3 Розробка ВІС на КР580ВМ80А

Основою МПС є мікропроцесор (МП) КР580ВМ80А, що працює з тактовою частотою 2 Мгц. Найбільш загальною для МП систем є архітектура з трьома шинами . Шина системи являє фізичну групу ліній передачі сигналів , які мають подібні функції в рамках системи . Всі три шини є спеціалізованими з точки зору їх функцій . Ці шини називаються так :

  • Адресна шина системи .

  • Шина даних системи .

  • Шина керування системи .

Шинний інтерфейс повинен формувати сигнали шини керування , оскільки мікропроцесор явно їх не формує . Крім того , при великій кількості пристроїв вводу-виводу та мікросхем пам’яті , коли навантаження на шини більше від допустимого , необхідно буферизувати шину даних та шину адреси . У випадку простих МП систем шинний інтерфейс реалізується на базі трьох спеціалізованих ВІС : генератора тактових сигналів К580ГФ24, 4 буферних регістрів (БР) КР580ИР82/83 та системного контролера К580ВК28/ВК38 . Схема шинного інтерфейса на базі цих ВІС показана на рис.2.3 .

Системний контролер КР580ВК28 призначений для фіксації слова стану мікропроцесора КР580ВМ80А, формування сигналів керуючих пам’ятю і зовнішніми пристроями і буферизації шини даних.

Мікропроцесорна інтегральна схема КР580ГФ24 використовується як генератор тактових синхросерій F1 та F2 для мікропроцесора КР580ВМ80А. Крім цього генератор виробляє сигнали початкової установки мікропроцесора RESET і готовності READY , синхронізовані тактовими імпульсами , і строб STSTB ,який використовується для фіксації слова стану в системному контролері

КР580ВК28.



Буферний регістр КР580ИР82/83 використовується в якості 8-розрядного фіксатора або буфера. Основною схемою є 8-розрядний регістр з статичним синхро-входом STB. Запис даних в регістр дозволяється ,коли STB=1. При STB=0 регістр знаходиться в режимі зберігання . На виході регістра розміщений трьох стабільний буфер , який керується сигналом ОЕ (Output Enable). Буфер забезпечує вихідний струм до 32 мА і ємністю загрузки до 300 пФ. Якщо керуючий сигнал ОЕ активний ,то дані регістра передаються на вихід мікросхеми. При ОЕ=1 вихідний буфер закритий і є в стані високого опору .

Рис. 2.3 ВІС розроблена на основі КР580ВМ80А



^ 3. Проектування запам'ятовуючого пристрою

3.1 Розрахунок обсягу ЗП, вибір типу мікросхем

Обсяг прийнятого тексту який потрібно запам’ятати в проектованому приймачі може складати до 13000 символів. На запам’ятовування одного символа в оперативній пам’яті , керуючись алгоритмом кодування символів з допомогою азбуки Морзе потрібно від 1-го до 3-х байт. Керуючись принципом найгіршого випадку припустимо,що даний пристрій запам’ятовує 13000 троьхбайтових символів. Цю інформацію потрібно опрацьовувати і подавати на дисплей,тому для цього виділяється ще 18 кБ.для програми необхідний також місце для виконання операцій. Нехай в сумі ця пам'ять становить 40 кБ. Для програми необхідно певне місце в адресному просторі,але наперед не знаючи розміру програми ,вибираємо таку кількості пам’яті,що в межах розумного дозволить зберегти програму. Нехай під програму виділимо 8Кб.

Для оперативної пам’яті виберемо 8-розрядні мікросхеми пам’яті на 8К слів, наприклад КР537РУ17 ( 8Кх8). Для постійної пам’яті використовуємо КМ556РТ161.Ця мікросхема дозволяє вмістити 8182 8-розрядних слів (8Кх8).

Мікропроцесор на основі КР580ВМ80А 8-розрядний ,отже його адресний простір ( 0000-FFFF) забезпечує адресування 64КБ пам’яті.

Попередньо оцінивши дану МПС можна зробити висновок,що 16КБ будуть невикористані. Тому ці 16 КБ можна використати як резервна пам'ять для ОЗП чи ПЗП. Щоб адресний простір був заповнений повністю ці 16 КБ використаємо для ОЗП, добавивши 2 мікросхеми по 8Кх8 в систему. Також може виникнути ситуація ,що після написання програми буде потрібно більше пам’яті для ПЗП,але оскільки в даній системі застосовується лише мікросхеми 8Кх8,то вони будуть взаємозамінними



^ 3.2 Карта пам'яті

В попередньому підпункті було визначено,що в даній МПС ЗП складається з восьми корпусів мікросхем пам’яті: 5-ОЗП та 1-ПЗП,по 8КБ кожна. Знаючи кількість корпусів пам’яті ПЗП та ОЗП у МПС складаємо схему розподілу пам’яті (карту пам’яті).
Таблиця 1. Карта памяті проектованої МПС

Адреси

A15

A14

A13

A12

A11

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

ЗП

0000H

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

ПЗП1

1FFF

0

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

2000

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

ОЗП1

3FFF

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

4000

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

ОЗП2

5FFF

0

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

6000

0

1

1

0

0

0

0

0

0

0

0

0

0

0

0

0

ОЗП3

7FFF

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

8000

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

ОЗП4

9FFF

1

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

A000

1

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

ОЗП5

BFFF

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1





^ 3.3 Розроблення схеми вибору корпусів ЗП.

Для вибору корпусів мікросхем пам’яті використаємо ту властивість , що кожен корпус пам’яті має свою унікальну кодову комбінацію ,яка формується на основі адресних входів А15,А14 та А13.
Таблиця 3.3.1 Таблиця істинності для памяті МПС

A15

A14

A13

ПЗП1

ОЗП1

ОЗП2

ОЗП3

ОЗП4

ОЗП5

ВВ55

ВН59
  1   2   3



Скачать файл (1003.8 kb.)

Поиск по сайту:  

© gendocs.ru
При копировании укажите ссылку.
обратиться к администрации